

جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

دانشگاه امیر کبیر

دانشکده کامپیوتر

گرایش معماری کامپیوتر

پروژه کارشناسی ارشد

عنوان :

مقایسه چهار طرح ضرب کننده RNS

استاد پروژه

دکتر بابک صادقیان

ارائه دهنده

پیام حمیدی

پاییز ۱۳۸۵

فصل اول

مقدمه

۱- مقدمه

همانطور که می دانیم ضرب پیمانه ای در علم رمزنگاری نقش مهمی ایفا می کند. از جمله روشهای رمزنگاری که به ضرب کننده پیمانه ای سریع نیاز دارد، روش رمزنگاری RSA می باشد که در آن نیاز به توان رساندن اعداد بزرگ در پیمانه های بزرگ می باشد. معمولاً برای نمایش اعداد در این حالات از سیستم باقی مانده (RNS) استفاده می شود و ضرب (به عنوان هسته توان رسانی) در این سیستم به کار می رود. در اینجا برای آشنایی بیشتر به توضیح سیستم عددی باقی مانده می پردازیم و به کاربردها و فواید آن اشاراتی خواهیم داشت.

۱-۱ سیستم عددی باقیمانده (Residue Number System (RNS))

در حدود ۱۵۰۰ سال پیش معمایی به صورت شعر توسط يك شاعر چینی به صورت زیر بیان شد. «آن چه عددی است که وقتی بر اعداد ۳، ۵ و ۷ تقسیم می شود باقیمانده های ۲، ۳ و ۲ بدست می آید؟» این معما یکی از قدیمی ترین نمونه های سیستم عددی باقی مانده است.

در RNS يك عدد توسط لیستی از باقیمانده هایش بر n عدد صحیح مثبت m_1 تا m_n که این اعداد دو به دو نسبت به هم اولند (یعنی بزرگترین مقسوم علیه مشترک دوبرویشان يك است) به نمایش در می آید. به اعداد m_1 تا m_n پیمانه (moduli)

می گویند. حاصلضرب این n عدد، تعداد اعدادی

که می توان با این پیمانه ها نشان داد را بیان می کند. هر باقیمانده x_i را به صورت $x_i = X \bmod m_i$ نمایش می دهند. در مثال بالا عدد مربوطه به صورت $X = (2/3/2)_{RNS(7/5/3)}$ به نمایش در می آید که $X \bmod 7 = 2$ و $X \bmod 5 = 3$ و $X \bmod 3 = 2$. تعداد اعداد قابل نمایش در این مثال $M = 3 \times 7 \times 5 = 105$ می باشد. می توان هر مجموعه 105 تایی از اعداد صحیح مثبت یا منفی متوالی را با این سیستم عددی باقیمانده نمایش داد.

اثبات این که هر عدد صحیح موجود در محدوده، نمایش منحصر به فردی در این سیستم دارد به کمک قضیه باقیمانده های چینی (Chinese Remainder Theorem (CRT)) امکان پذیر است. این قضیه به صورت زیر بیان می شود:

۲-۱ قضیه باقی مانده های چینی:

اعداد صحیح مثبت $m_1, m_2, m_3, \dots, m_n$ را که نسبت به هم دو به دو اول هستند در نظر بگیرید و M را حاصلضرب m_1, \dots, m_n فرض کنید. همچنین اعداد a, u_1, u_2, \dots, u_n را فرض کنید. اثبات می شود که فقط و فقط یک عدد صحیح U وجود دارد که شرایط زیر دارد:

$$1 \leq j \leq n, \quad u_j = U \bmod m_j, \quad a \leq U < a + M$$

که U برابر است با:

$$U = \left(\sum_{j=1}^n u_j \cdot s_j \cdot s_j^{-1} \right) \bmod M, \quad s_j = \frac{M}{u_j}$$

اعمال ریاضی جمع، تفریق و ضرب به راحتی و به صورت زیر در این سیستم انجام می شود.

$$U = (u_1, u_2, \dots, u_n) \quad , \quad V = (v_1, v_2, \dots, v_n)$$

$$M = (m_1, m_2, \dots, m_n)$$

$$(u_1, u_2, \dots, u_n) \otimes (v_1, v_2, \dots, v_n) = ((u_1 \otimes v_1) \bmod m_1, \dots, (u_n \otimes v_n) \bmod m_n)$$

در فرمول بالا به جای علامت \otimes می توان هر کدام از علائم $+$ ، $-$ ، $*$ را قرار داد.

سه عمل ریاضی $(+)$ ، $(-)$ ، $(*)$ در این سیستم عددی راحتتر از سیستم نمایش عادی اعداد انجام می شود، زیرا هنگام انجام این عمل در این سیستم رقم نقلی (carry) بین بخشها رد و بدل نمی شود. در واقع انجام عملیات مربوط به مانده های هر پیمانه تاثیری روی دیگر عمل ها ندارد. یعنی محاسبه " $u_i \otimes v_i \bmod m_i$ " می تواند بطور مستقل (و در واقع موازی) انجام شود و نتیجه آن تاثیری در بقیه " $u_i \otimes v_i \bmod m_i$ " ها ندارد. بدین ترتیب عملیات ریاضی سریعتر (بعلت موازی شدن) و راحت تر (بعلت عدم تاثیرگذاری محاسبات مربوط به هر مانده برهم) انجام می شود.

۱-۳- کاربردهای RNS

سیستم عددی باقی مانده در چند دهه اخیر مورد توجه قرار گرفته، زیرا می توان بعضی از اعمال ریاضی را تحت RNS به صورت چند مجموعه زیر عمل ریاضی تقسیم کرد. ولی به دلیل اینکه این اعمال فقط شامل ضرب، جمع و تفریق هستند از RNS در محاسبات "خاص منظوره" استفاده می شود. RNS در پیاده سازی سریع مسائلی که شامل

تصحیح و تشخیص خطا در سیستم های Fault-tolerant و سیستم های پردازش سیگنال هستند کاربرد دارد. کاربردهایی از قبیل تبدیل فوریه سریع، فیلتر دیجیتال و پردازش تصویر از اعمال ریاضی سریع RNS استفاده می کنند. RNS راه خود را در کاربردهایی مثل تبدیلات تئوری اعداد و تبدیل فوریه گسسته پیدا کرده است. همچنین مستقل بودن رقم های باقیمانده باعث می شود که رخ دادن خطا در یک رقم به رقم های بعدی منتقل نشوند که این مسأله، باعث ایجاد یک معماری Fault-tolerant خواهد شد. [20],[35]

سیستم عددی RNS در رمزنگاری و به خصوص در روش RSA کاربرد زیادی دارد [35]. البته در RSA از ضرب پیمانه ای جهت عملیات توان رسانی استفاده می شود.

در این پروژه سعی می شود که چهار طرح از رویکردهای ضرب RNS را پیاده سازی و با هم مورد مقایسه قرار دهیم. این مقایسه براساس حجم و تاخیر طرح ها می باشد. در پیاده سازی سعی شده است که از پیشنهادات مقالات جهت عناصر بکار رفته استفاده شود (بخصوص در دو طرح اول) و در مواقعی که پیشنهاد خاصی انجام نشده (مثل طرح های سوم و چهارم) پیشنهاد مناسب از لحاظ خود من انجام شده است.

در ادامه ابتدا به اصول ضرب RNS و روشهای بکار رفته برای اینکار اشاره می کنیم. سپس هر یک از چهار طرح را به تفصیل مورد بررسی قرار

می دهیم و در مورد هر طرح، الگوریتم و سخت افزار بیان خواهد شد و سپس تاخیر و مساحت آن را تعیین می کنیم. در نهایت جمع بندی و مقایسه چهار طرح را انجام می دهیم. در ضمائم نیز کدهای VHDL نوشته شده را خواهید یافت.

۲- روشهای ضرب پیمانه ای

این روشها را می توان به دو دسته کلی تقسیم کرد. در دسته اول ابتدا عمل ضرب به صورت کامل انجام می شود و سپس کاهش به پیمانه روی نتیجه آخر اعمال می شود. این روشها را Reduction After Multiplication (RAM) می نامند. در دسته دوم عمل کاهش به پیمانه در هر مرحله ضرب و با هر حاصلضرب جزئی انجام می شود که به این روشها Reduction During Multiplication (RDM) می گویند [38]. از میان طرحهای مورد نظر ما دو طرح اول به دسته اول و دو طرح بعدی به دسته دوم تعلق دارند.

۲-۱- روش مونتگمری

در روش RDM چون روش کاهش به پیمانه به دفعات تکرار می شود باید این عمل را سرعت بخشید. یکی از تکنیک های پر طرفدار برای اینکار که در طرحهای ما نیز به کار رفته روش مونتگمری [2] در کاهش پیمانه است.

پیمانه N را در نظر بگیرید. عدد R را که نسبت به N اول است و $N < R$ را طوری انتخاب کنید که محاسبات به پیمانه R آسان باشد. N' را نیز طوری انتخاب کنید که $RR^{-1} - NN' = 1$ باشد. حال

برای محاسبه $TR^{-1} \bmod N$ به شرطی که $0 \leq T < RN$ باشد:

function REDC(T):

$m \leftarrow (T \bmod R)N' \bmod R$

$t \leftarrow (T + mN) / R$

if $t \geq N$ then return $(t - N)$ else return t

بدین ترتیب با به کارگیری عدد کمکی R ، عمل کاهش T به پیمانه N سریعتر انجام می شود.

۲-۲- بررسی اجمالی روشهای موجود پیاده سازی ضرب در RNS

طرحهای ارائه شده را می توان براساس روش پیاده سازی سخت افزاری به سه مجموعه تقسیم کرد.

مجموعه اول:

از تعداد خاصی از پیمانه ها مثل 2^n یا $2^n - 1$ استفاده می کنند. در این مجموعه n می تواند مقادیر کوچک، متوسط و گاهی بزرگ داشته باشد. در پیاده سازی این طرح ها عمدتاً فقط از مدارات منطقی استفاده شده و از ROM استفاده نمی شود. در هر حال این طرحها به پیمانه های خاصی محدود هستند و به همین دلیل کاربردهای محدودی دارند [3]. به طور مثال می توان به طرحهای [11], [12], [13] مراجعه کرد.

مجموعه دوم:

توانایی کار با هر پیمانه ای را دارند ولی پیاده سازی این گروه، راه حلهایی براساس

ROM دارند و معمولاً از مدارات منطقی دیگر استفاده چندانی نمی کنند. اندازه حافظه با افزایش n به سرعت رشد می کند که طرح را برای پیمانه ای بزرگ غیر عملی می سازد. به طور مثال می توان طرحهای [7],[8],[9],[10] را ذکر کرد.

مجموعه سوم:

جهت پیمانه های متوسط و بزرگ طراحی می شوند. معمولاً به صورت هیبرید هستند و از عناصر ریاضی پایه مثل ضرب و جمع کننده های باینری که به صورت موازی عمل می کنند به همراه چندین ROM با اندازه کوچک و عناصری منطقی استفاده می کنند. طرحهای مورد نظر ما در این دسته قرار می گیرند. همچنین می توان به طرحهای [14],[15],[16],[17],[18] اشاره کرد.

۲-۳- نکاتی پیرامون چهار طرح موردنظر

این طرحها از مقالات [3],[4],[5],[6] انتخاب شده اند. دو طرح با تکنیک RAM کار می کنند و از تکنیک های ابتکاری سود می جویند و امکان پیاده سازی دقیق و در سطح گیت آنها وجود دارد. دو طرح بعدی با هدف بهبود الگوریتم رمزنگاری RSA انتشار یافته اند و طرحهای ضرب برای RNS به روش RDM پیشنهاد داده اند.

۳- طرح اول:

۳-۱- مقدمه

این طرح در مرجع [4] یعنی مقاله "RNS Arithmetic Multiplier for Medium and large Moduli" بیان شده. در مقدمه آن اشاره شده است که طرحهای بر اساس ROM برای پیمانه های کوچک مفید هستند ولی برای پیمانه های متوسط و بزرگ باید از طرحهایی که هم از ROM های کوچک و هم از عناصر ریاضی بهره می برند استفاده کرد که طرح مورد نظر چنین حالتی دارد.

۳-۲- بررسی سوابق

برای ضرب پیمانه ای می توان از ضرب و تبدیل های متوالی استفاده کرد [20],[21] که اصلاً روش بهینه ای نیست. بهمین دلیل جستجو برای روشهای بهتر در جریان است. عمده کارهای انجام شده بر روی پیمانه های خاص مثل $2^n \pm 1$ یا پیمانه های کوچک می باشد [22]-[31]. طرح [22] پیاده سازی ضرب کننده ای است که پیمانه های آن اعداد اول بشکل $k < n$ و $(2^n - 2^k - 1)$ می باشد. مقاله [23] ضرب کننده پیمانه square-law را پیاده کرده که بر اساس ROM است و بر روی اندازه پیمانه ها محدودیت دارد. مقایسه [24] تکنیکی برای ضرب پیمانه ای در یک عدد اول را بیان کرده است که طرح همان مشکلات طرح [23] را دارد. مرجع [25] ضرب کننده با پیمانه های بزرگ به شکل $(2^n - 1, 2^n, 2^n + 1)$ را مطرح کرد. [29] ضرب کننده

پیمانه ای را مطرح کرده از Factored decomposition بهره گرفته و در آن پیمانه ها می توانند اعداد غیر اول باشد.

عمده این روشها بر اساس به کارگیری عناصر ریاضی binary-based هستند و هیچ کدام بجز طرح [16] برای استفاده از محاسبات مانده ای (Residue Arithmetic) طراحی نشده اند.

۳-۳- الگوریتم

دو باقیمانده X, Y (Residue) را در نظر بگیرید هدف محاسبه $|XY|_m$ (حاصلضرب X و Y در پیمانه m) می باشد. هر دو عدد را می توان با n بیت نمایش داد:

$$X = \sum_{j=1}^n x_j \cdot 2^{j-1}, \quad Y = \sum_{j=1}^n y_j \cdot 2^{j-1}$$

که در آن ها n برابر است:

$$n = \lceil \log_2^m \rceil$$

و x_j و y_j بیت های باینری X و Y می باشند. حاصلضرب X و Y را می توان به صورت زیر نمایش داد.

$$XY = \sum_{k=1}^n \sum_{j=1}^n x_j \cdot y_k \cdot 2^{(j+k-2)}$$

با بسط عبارت فوق داریم:

$$XY = 2^0(x_1y_1) + 2^1(x_1y_2 + x_2y_1) + 2^2(x_1y_3 + x_2y_2 + x_3y_1) + \dots$$

$$\dots + 2^{(2n-3)}(x_{(n-1)}y_n + x_ny_{n-1}) + 2^{(2n-2)}(x_ny_n)$$

که می توان نوشت:

$$XY = \sum_{j=1}^n 2^{(j-1)} \sum_{k=1}^j x_k \cdot y_{(j+1-k)} + \sum_{j=n+1}^{2n-1} 2^{(j-1)} \sum_{k=j+1-n}^n x_k \cdot y_{(j+1-k)} \quad (۱-۳)$$

حالا v_j را به صورت زیر تعریف می کنیم:

$$v_j = \begin{cases} v_j = \sum_{k=1}^j x_k y_{(j+1-k)}, & j=1,2,\dots,n \\ v_j = \sum_{k=j+1-n}^n x_k y_{(j+1-k)}, & j=n+1,n+2,\dots,2n-1 \end{cases} \quad (2-3)$$

بنابراین رابطه (۳-۱) به صورت زیر بازنویسی می شود:

$$XY = \sum_{j=1}^{2n-1} 2^{(j-1)} \cdot v_j \quad (3-3)$$


و برای محاسبه $Z = |XY|_m$ معادله بالا به صورت زیر در می آید:

$$Z = \left| \sum_{j=1}^{2n-1} \left| 2^{(j-1)} \cdot v_j \right|_m \right|_m \quad (4-3)$$

۳-۴- پیاده سازی سخت افزاری

شکل بلوکی سخت افزار این طرح را در شکل (۳-۱) مشاهده می کنید. همانطور که مشاهده می شود، طرح پیشنهادی در چهار طبقه پیاده شده است.

با دقت در رابطه (۳-۴) در می یابیم که برای پیاده سازی این طرح باید تمام $|2^{(j-1)} v_j|_m$ را محاسبه کرده و در انتها به صورت پیمانه ای با هم جمع کنیم. بررسی v_j در رابطه (۳-۲) مشخص می کند که v_j تعداد یک های نمایش باینری عبارت $\sum_k x_k y_{(j+1-k)}$ می باشد.



سود. پس برای هر v_j ، بیت P_j باید مورد نیاز است که:

$$P_j = \begin{cases} j & 1 \leq j \leq n \\ 2n - j & n < j \leq 2n - 1 \end{cases}$$

پس کل گیت های AND مورد نیاز در این طبقه برابر است با:

$$\sum_{j=1}^{2n-1} P_j = n^2$$

پس طبقه اول تمام بیت های X و Y را با هم AND می کند.

در مرحله بعد P_j بیت هر v_j را به طبقه کدگذار (Encoder) اعمال می کنیم. هر کدگذار تعداد یک های موجود در ورودی خود را به صورت باینری محاسبه می کند. پس خروجی هر کدگذار به $\lceil \log_2(P_i + 1) \rceil$ بیت احتیاج دارد. با توجه به این

که $P_1=1$ و $P_{2n-1}=1$ می باشند، برای این دو حالت نیازی به کدگذار نیست. در نتیجه تعداد کل کدگذارهای مورد نیاز $2n-3$ می باشد.

طبقه سوم، آرایه ای است از $2n-1$ ، ROM. ROM موجود در محل زام خروجیهای ز امین کدگذار را دریافت کرده و $|2^{j-1}V_j|_m$ را ایجاد می کند. در نتیجه خروجی این طبقه $2n-1$ عدد در پیمانه m می باشد که باید با هم جمع شوند.

عمل جمع چند عدد پیمانه ای در طبقه آخر توسط واحد _____، (MOMA) Multi-Operand Modular Adder انجام میشود. جهت پیاده سازی این MOMA از طرح پیشنهادی مقاله [19] استفاده شده است. در ضمیمه "ه" الگوریتم این مقاله آورده شده است.

همانطور که در ابتدای الگوریتم نشان داده ایم طرح اول محاسبه حاصلضرب یک جفت از مانده های مربوط به یک پیمانه را انجام می دهد. در واقع برای انجام یک ضرب RNS باید به تعداد پیمانه ها از این طرح داشته باشیم. یعنی جهت هر عملیات ضرب روی هر جفت پیمانه نیاز به یک پیاده سازی از طرح را داریم. در نتیجه سخت افزار طرح برابر حاصلضرب مساحت به دست آمده برای طرح اول ضربدر تعداد پیمانه ها خواهد بود. در مورد تاخیر، عملیات بطور موازی خواهد بود و کندترین شاخه تاخیر کل را مشخص می کند.

۳-۵- محاسبه پیچیدگی مساحت و تأخیر طرح اول

مساحت (A) بر اساس تعداد گیت های به کار رفته بیان می شود. در مورد ROM هم هر سلول حافظه یک گیت فرض می شود. واضح است که پیچیدگی یک تمام جمع کننده هشت گیت و یک مولتی پلکسر (2به1) سه گیت می باشد [15],[19].

برای محاسبه تأخیر، تأخیر هر گیت را T_g فرض می کنیم. برای ROM نیز زمان دسترسی به یک ROM، $2^b \cdot \omega$ بیت $2bT_g$ در نظر گرفته می شود. تأخیر تمام جمع کننده $2.T_g$ و تأخیر مولتی پلکس (2به1) هم $2.T_g$ فرض شده است [15],[19].

اولین طبقه شامل n^2 گیت AND می باشد. در نتیجه مساحت آن n^2 گیت و تأخیر آن T_g می باشد. طبقه دوم $2n-3$ کدگذار با اندازه های مختلف دارد. هر کدگذار با P_j بیت ورودی حداکثر به اندازه P_j تمام جمع کننده یا هشت گیت را اشغال می کند. تأخیر مورد نیاز حداکثر $\frac{P_j}{2}$ تأخیر یک تمام جمع کننده یا به طور متناظر $P_j T_g$ می باشد [33]. چون تعداد کل گیت های AND، n^2 می باشد در نتیجه در این طبقه n^2 تمام جمع کننده یا به طور متناظر $8n^2$ گیت برای طبقه کدگذار مورد نیاز است. حداکثر تأخیر این طبقه مربوط به بزرگترین کدگذار که متناسب با $P_j = n$ است می باشد در نتیجه تأخیر این مرحله nT_g است.

سومین طبقه شامل $2n-1$ ROM می باشد که هر کدام اندازه ای برابر $(n \cdot 2^{\lfloor \log_2(P_j+1) \rfloor})$ دارند. پس فضای حافظه مورد نیاز برحسب گیت برابر است؛

$$n \sum_{j=1}^{2n-1} 2^{\lceil \log_2 (P_j+1) \rceil}$$

تأخیر این مرحله بر حسب بدترین حالت مربوط به $P_j=n$ میباشد، که برابر است با:

$$2 \lceil \log_2^{(n+1)} \rceil T_g$$

طبقه آخر طرح پیشنهادی يك MOMA است. همانطور که در مقاله [8] اثبات شده است، تعداد گیت های لازم برای این MOMA برابر است با:

$$2n^2 + 27n + (2 \lceil \log_2 (2n-1) \rceil n)$$

و تأخیر این مرحله $T_g(4n+25)$ می باشد.

پس در جمع:

$$A_{p1} = 11n^2 + n(27 + 2 \lceil \log_2 (2n-1) \rceil) + \sum_{j=1}^{2n-1} 2^{\lceil \log_2 (P_j+1) \rceil}$$

و تأخیر کلی برابر است:

$$T_{p1} = 5n + 26 + 2 \lceil \log_2 (n+1) \rceil T_g$$

همانطور که قبلاً بیان کردیم برای محاسبه مساحت طرح در حالت RNS باید مساحت بدست آمده در بالا را در تعداد پیمانه ها ضرب کنیم و تاخیر نیز، تاخیر مربوط به بزرگترین پیمانه می باشد. پس در واقع برای مساحت و تاخیر طرح اول اگر تعداد پیمانه ها را size فرض کنیم در حالت RNS داریم.

$$A_{p1_{RNS}} = \text{size} \cdot A_{p1} \quad (5-3)$$

$$T_{p1_{RNS}} = T_{p1} |_{n=\lceil \log_2 \text{Max}(m_i) \rceil} \quad (6-3)$$

طرح دوم :

۴-۱- مقدمه

این طرح در مقاله [3] با عنوان
“New Efficient Structure for a Modular Multiplier for RNS”
پیشنهاد شده.

این طرح فقط از عناصر ریاضی استفاده کرده و
برای پیمانه های متوسط و بزرگ مناسب است.

۴-۲- بررسی سوابق

تمام موارد ذکر شده همان موارد ذکر شده در
طرح اول و در بخش بررسی اجمالی است. فقط یک
مورد جدید ([15]) مشاهده می شود که بر اساس
pseudo-RNS کار می کند.

۴-۳- الگوریتم

دو باقیمانده Y, X را در نظر بگیرید. که هر
کدام به صورت زیر بیان می شوند.

$$X = \sum_{j=0}^{n-1} x_j 2^j$$

$$Y = \sum_{j=0}^{n-1} y_j 2^j$$

هدف محاسبه $|XY|_m$ حاصلضرب پیمانه ای Y, X در
پیمانه m است.

در معادلات بالا $n = 1 + \lceil \log_2^m \rceil$ با فرض $m \neq 2^n$ می
توان نوشت:

$$m = 2^n - a, \quad 1 \leq a < 2^{n-1}$$

عدد a را می توان با یک عدد باینری k بیتی
نمایش داد، که

$$k = 1 + \lfloor \log_2 a \rfloor, \quad 1 \leq k \leq n-1$$

در نتیجه m در محدوده $m \in (2^{n-1}, 2^n)$ قرار دارد:

اگر حاصلضرب X, Y را با Z نمایش دهیم داریم:

$$Z = \sum_{i=0}^{2n-1} z_i 2^i \quad (1-4)$$

$n-1$ بیت کم ارزش Z را با A نمایش می دهیم و
 $n+1$ بیت با ارزش Z را به سه گروه D, C, B به شرح
زیر تقسیم می کنیم:

$$\left\{ \begin{array}{l} A = \sum_{i=0}^{n-2} z_i 2^i \\ B = z_{n-1} \\ C = \sum_{i=n}^{2n-2-k} z_i 2^{i-n} \\ D = \sum_{i=2n-1-k}^{2n-1} z_i 2^{i-(2n-1-k)} \end{array} \right.$$

در نتیجه رابطه (1-4) را می توان به صورت

زیر بازنویسی کرد:

$$Z = A + B.2^{n-1} + C.2^n + D.2^{(2n-1-k)}$$

هدف محاسبه $|Z|_m$ است. پس داریم:

$$|Z|_m = |A + B.2^{n-1} + C.2^n + D.2^{(2n-1-k)}|_m$$

چون A یک عدد $n-1$ بیتی است داریم:

$$A_{\max} = 2^{n-1} - 1 = \frac{m+a}{2} - 1 \Rightarrow |A|_m = A$$

جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

فصل دوم

روشهای ضرب پیمانه‌ای

همچنین داریم:

$$|B.2^{n-1}|_m = B.2^{n-1}$$

و نیز چون $2^n = m + a$ و C يك عدد $(n-1-k)$ بيتي

است پس:

$$|2^n|_m = a, \quad |C|_m = C \quad (2-4)$$

$$(aC)_{\max} = 2^{n-1} - 2^k = \frac{m+a}{2} - 2^k \quad (3-4)$$

با دقت در رابطه $(2-4)$ و $(3-4)$ مي توان


نتيجه گرفت:

$$(A + aC)_{\max} = m + a - 2^k - 1$$

و چون $a < 2^k + 1$ است:

$$|A + aC|_m = A + aC$$

$$|Z|_m = |A + aC + |D.2^{(2n-1-k)} + B.2^{n-1}|_m|_m$$



دو باقیمانده Y, X ابتدا به يك ضرب کننده $(n \times n)$ بيتي باينري اعمال مي شود. حاصلضرب ايجاد شده عدد باينري $2n$ بيتي Z خواهد بود. تقسيم بندي انجام شده در الگوريتم به طور متناظر در شكل ديده مي شود. عدد $n-k-1$ بيتي C توسط يك ضرب کننده باينري $k.(n-1-k)$ بيتي در عدد ثابت k بيتي a ضرب مي شود همچنين يك مدار تركيبی وظيفه محاسبه عبارت زیر را دارد:

$$E = |D2^{(2n-1-k)} + B2^{n-1}|_m$$

اين مدار تركيبی که مي تواند يك PAL يا FPGA با سرعت بالا باشد بيت هاي D, B که $k+2$ بيت مي باشد دريافت کرده و E را که حداکثر n بيت است توليد مي کند.

در مرحله سوم يك Carry Save Adder $n(CSA)$ بيتي وظيفه جمع E, a, C را دارد. جمع حاصله به صورت SUM و CARRY بيان مي شود.

در مرحله چهارم، يك جمع کننده n بيتي CARRY, SUM را هم جمع مي کنيم carry خروجي اين مرحله b_c نشان دهنده منفي بودن عدد خروجي است، در صورت منفي بودن خروجي مربوطه، در مرحله پنجم حاصل را با m و در غير اينصورت با 0 جمع مي کنيم.

طرح دوم نيز همانند طرح اول فقط روي يك جفت مانده از يك دسته عدد RNS عمليات ضرب پيمانه اي انجام مي دهد و همانند طرح اول براي انجام ضرب RNS بطور کامل بايد به تعداد پيمانه ها سخت افزار دوم را تکرار کنيم. همچنين مساحت

طرح در حالت کامل حاصلضرب تعداد پیمانه ها در يك واحد ضرب به شكل طرح اول خواهد بود و براي تاخير بايد تاخير واحد مربوط به بزرگترین پیمانه را در نظر بگیریم.

۴-۵- محاسبه پیچیدگی مساحت و تأخیر طرح دوم

این طرح کلاً دو عدد جمع کننده باینري، يك جمع کننده Carry save Adder و $1/25$ ضرب کننده باینري $n \times n$ را در خود دارد. جمع کننده باینري با پیچیدگی حجم $O(n^2)$ ، جمع کننده CSA با پیچیدگی حجم $O(\log n)$ و ضرب کننده با پیچیدگی حجم $O(n^2 \log n)$ [3] در این طرح بکار رفته اند. در مورد عدد ضرب کننده ها باید دقت کنیم که ضرب کننده $(n-1-k).k$ در بدترین حالت دارای پیچیدگی به ازاي $k=(n-1)/2$ است که $1/4$ پیچیدگی مساحت يك ضرب کننده معمولي را به خود اختصاص مي دهد. نتیجه فوق به سادگی با محاسبه حداکثر مقدار $(n-1-k).k$ (با مشتق گیری) بدست مي آید. پیچیدگی كلي را برحسب n به صورت زیر مي توان نوشت.

$$A_{p2} = O(n^2 \log n) \times 1.25 + 2.O(n^2) + O(\log n)$$

درمورد تأخیر باید گفت که تأخیر ضرب کننده ها $6 \lfloor \log n \rfloor$ و تأخیر جمع کننده ها برابر $2 \lfloor \log n \rfloor + 2$ در نتیجه تأخیر كلي را مي توان به صورت زیر نوشت:

$$T_{p2} = 8 \lfloor \log n \rfloor + 2$$

براي تاخير مساحت در حالت RNS با فرض داشتن size عدد پیمانه مي توان نوشت:

$$A_{p2_{RNS}} = \text{size}.A_{p2} \quad (۴-۴)$$

$$T_{p2_{RNS}} = T_{p2} |_{n=1} + \lfloor \log_2 \text{Max}(m_i) \rfloor \quad (۵-۴)$$

۵- طرح سوم :

این طرح در مقاله [5] توسط آقای پیرسون مطرح شده است. در این مقاله بعد از ذکر اهمیت عملیات RSA به طور سریع، بیان شده است که در مقاله فوق الگوریتم جدیدی برای ضرب پیمانه ای با به کارگیری سیستم عددی RNS و نوعی از روش مونتگمری ارائه شده است. قلب این الگوریتم روش جدید تغییر از یک RNS به RNS دیگر می باشد.

در این مقاله روشهایی که برای تسریع ضرب RSA دیده شده استفاده از یکی از چهار روش زیر است.

۱- الگوریتم سلسله مراتبی سریعتر

۲- نرخ کلاک سریعتر

۳- سخت افزار با منظور خاص

۴- الگوریتم ها و کامپیوترهای موازی

الگوریتم ارائه شده در این طرح سعی در به کارگیری روش چهارم داشته است. بقیه روش ها چندان مورد نظر نیستند. الگوریتم های ترتیبی در حال پیشرفت می باشند ولی سرعت این پیشرفت کم است. نرخ کلاک سریعتر هم می تواند بسیار مفید باشد ولی مشکلات پیاده سازی آن بسیار است. سخت افزارهای با منظور خاص روش دیگری برای بدست آوردن موازی سازی هستند همه پیاده سازی های سخت افزاری کنونی نوعی از موازی

سازی را به کار می گیرند. الگوریتم مورد نظر مطمئناً روی سخت افزاری با منظور خاص بسیار سریعتر اجرا می شود ولی تمایل به چنین راه حلی کم است. البته پیاده سازی ما به صورت سخت افزاری با منظور خاص می باشد. در اینجا الگوریتم RSA را به صورت زیر یادآوری می کنیم. فرض کنید که پیغام t پیمانه m و یک توان e موجود باشد. الگوریتم توان رسانی پایه که توسط حلقه RSA برای هر بیت e_i انجام می شود به صورت زیر است:

$$\left\{ \begin{array}{l} 1. x := t \\ 2. v := 1 \\ 3. \text{for } i=1 \text{ to } n \\ 4. \text{if } e_i=1 \text{ then } v = (vx) \bmod m \\ 5. x := x^2 \bmod m \end{array} \right.$$

مقدار نهایی v نتیجه مورد نظر یعنی $t^e \bmod m$ است. روشی سریعتر از توان رسانی پیمانه ای با تکرار مربع کردن عدد مورد نظر وجود ندارد. چهار روش مشخص برای بدست آوردن موازی سازی وجود دارد:

الف- به کارگیری پروسسورهای مختلف جهت رمز کردن جریانی از اطلاعات. این روش برای یک عملیات کلید خصوصی چندان مناسب نیست ولی میزان گذردهی کلی را تسریع می بخشد.

ب- می توان توان رسانی مرحله h و ضرب مرحله e از یک تکرار قبل را به طور موازی انجام داد که البته این عمل در صورتی ممکن است که حلقه از بیت های کم ارزش تر به سمت بیت های پر

ارزش تر حرکت کند. البته معمول است که این عمل از بیت های بالاتر به سمت بیت های پایین تر انجام می شود ولی این کار خواص ذاتی موازی شدن را از بین می برد.

ج- برای عملیات کلید خصوصی می توان فرض کرد فاکتورهای q, p پیمانه m موجود هستند. می توان توان رسانی پیمانه ای را به طور مجزا و موازی به پیمانه q, p انجام داد و با کمک قضیه باقیمانده های چینی این دو را با هم ترکیب کرد. این عمل اغلب در پیاده سازی های نرم افزاری سریع انجام می شود.

د- در آخر ضرب های دقت بالای مرا حل ۴ و عملیاتی کند ($O(n^2)$) می باشند. مثلاً با به کارگیری یک مدول ضرب ۳۲ بیتی و یک پیمانه ۵۱۲ بیتی، ۱۶ کلمه در هر عدد وجود دارد و نیاز به ۲۵۶ عدد ضرب ۳۲×۳۲ می باشد. می توان تمام این ضرب ها را به طور موازی انجام داد و نتیجه را به طور موازی با هم جمع کرد. برخلاف روشهای دیگر ضرب موازی نیاز به معماری دارد که موازی سازی Fine-grained را ممکن می سازد که این روش اگر سر بار عملیات بین پروسسوری خیلی بیشتر از زمان ضرب باشد عملی نیست.

یک پیاده سازی خوب از RSA سه ایده اول را به کار می گیرد. در ادامه گونه ای بهتر از ایده چهارم را مورد بررسی قرار می دهیم.

در قسمت سوم ضرب پیمانه ای بررسی می شود. در عملیات RSA یک ضرب ساده با دقت چندگانه

نیست بلکه ضربی است پیمانه ای. پیاده سازی ترتیبی این عملیات معمولاً نیاز به دو برابر زمان یک ضرب معمولی دارد. زیرا که هر مرحله ضرب $1 \times n$ یک کاهش به پیمانه m ، $1 \times n$ را به دنبال دارد. این نگرش به ضرب پیمانه ای هیچگونه مشابه موازی جهت پیاده سازی ندارد. این الگوریتم به شکل زیر بیان می شود:

$$\left\{ \begin{array}{l} s: = xy \\ q: = m^{-1}s \\ r: = s - qm \end{array} \right.$$

مقادیر میانی s و qm نیاز به دو برابر فضایی اشغالی توسط پیمانه ها دارد. خارج قسمت q به طور تقریبی محاسبه شده و معمولاً نیاز به تصحیح دارد. پیچیدگی این الگوریتم از همان مرتبه پیچیدگی ضرب است ولی سه برابر از آن کندتر است زیرا که هر مرحله نیاز به یک ضرب با دقت بالا دارد. به علاوه هر ضرب به حاصل ضرب ضرب قبلی وابسته است و در نتیجه باید پشت سر هم انجام شود. امکانات به کار رفته برای پیاده سازی این الگوریتم روش مونتگمری و سیستم عددی RNS می باشد. هر کدام از این دو تکنیک به تنهایی کمکی نمی کند ولی وقتی با هم ترکیب می شوند و روش مناسبی برای تبدیل از یک سیستم عددی به سیستم عددی دیگر به کار گرفته شود، پیشرفت قابل ملاحظه ای حاصل می شود.

در ادامه، روش مونتگمری را به سبک خودش بیان می کند. مقاله بیان می کند که کاهش پیمانه ای بعد از هر ضرب به دلیل جلوگیری از

رشد نمایی اندازه نتایج میانی می باشد که با افزودن مضربی از پیمانه جهت صفر کردن بیت های مرتبه بالاتر حاصل ضرب انجام می شود. مونتگمری سعی کرد که بیت های مرتبه پایین حاصل ضرب را صفر کرده و باقیمانده بیت ها را به سمت پایین شیفต์ دهد. البته نیاز به ضرب در یک عدد ثابت جهت بدست آوردن نمایش صحیحی از نتیجه در مرحله آخر وجود دارد. الگوریتم مونتگمری را به صورت زیر بیان می کند.

فرض کنید $\omega = 2^n$ باشد و $\omega \geq 4 \times m$ و m' را به گونه ای انتخاب می کنیم که $m' \times m = -1 \pmod{\omega}$. حال الگوریتم به شکل زیر نشان داده می شود.

$$\left\{ \begin{array}{l} s := xy \\ q := m's \pmod{\omega} \\ r := (s + qm) / \omega \end{array} \right.$$

هنوز هم مقادیر میانی s و qm دو برابر فضایی r, y, x, m را اشغال می کنند به دلیل اینکه $qm = -s \pmod{\omega}$ می باشد، $s + qm$ همواره مضربی از ω است. در اینجا مقاله ذکر می کند که کاهش به پیمانه ω و تقسیم بر ω عملیاتی وقت گیر برای اعدادی باینری دقت چندگانه هستند و به نظر می رسد که پیشرفت خاصی حاصل نشده زیرا که همچنان به سه ضرب مثل روش اول نیاز است به همین دلیل روش مونتگمری را با نمایش جدیدش یعنی در سیستم عددی RNS بیان می کند.

فرض کنید $v_1, v_2, \dots, v_n, \omega_1, \omega_2, \dots, \omega_n$ دو به دو نسبت به هم اول باشند و فرض کنید

$\omega = \omega_1, \omega_2, \dots, \omega_n, V = V_1, V_2, \dots, V_n$ عدد $x < \omega < V$ را می توان

با باقیمانده هایش به شکل زیر بیان کرد:

$$[x_{\omega_1}, x_{\omega_2}, \dots, x_{\omega_n}]$$

که در آن $x_{\omega_i} = x \bmod \omega_i$ می باشد (و همینطور در مورد v ، $x_{v_i} = x \bmod v_i$). ω, v را به گونه ای انتخاب می کنیم که از m بزرگتر باشد. حالا سه عمل ضرب به عملیات ساده تری تبدیل می شود ولی هنوز دو عملیات مشکل دیگر وجود دارد: کاهش به پیمانه ω در مرحله دوم و تقسیم بر ω در مرحله آخر که این عمل را می توان با تبدیل از یک سیستم RNS (ω_j) به دیگری (v_i) انجام داد. این عملیات را به شکل زیر نشان می دهند:

$$[x_{v_1}, x_{v_2}, \dots, x_{v_n}] \leftarrow [x_{\omega_1}, x_{\omega_2}, \dots, x_{\omega_n}]$$

همچنین فرض کنید که مقادیر از پیش محاسبه شده نمایش m' در سیستم عددی RNS، ω_j یعنی $m' = [m'_{\omega_1}, m'_{\omega_2}, \dots, m'_{\omega_n}]$ و به طور مشابه نمایش m و ω^{-1} را در سیستم عددی v_i داشته باشیم. در اینجا مقاله یادآور میشود که به دلیل دو بدو نسبت به هم اول بودن ω و v معکوس $\omega \bmod v_i$ وجود دارد. قدم های ضرب پیمانه ای دو عدد که در پیمانه های ω_j نمایش داده شده اند با حاصلی در پیمانه v_i به شکل زیر بیان می شود.

$$\text{input} : [x_{\omega_1}, x_{\omega_2}, \dots, x_{\omega_n}], [y_{\omega_1}, \dots, y_{\omega_n}]$$

$$\text{output} : [r_{v_1}, \dots, r_{v_n}], r = xy \pmod m$$

$$1. [x_{v_1}, x_{v_2}, \dots, x_{v_n}] \leftarrow [x_{\omega_1}, x_{\omega_2}, \dots, x_{\omega_n}]$$

$$2. [y_{v_1}, y_{v_2}, \dots, y_{v_n}] \leftarrow [y_{\omega_1}, y_{\omega_2}, \dots, y_{\omega_n}]$$

$$3. s_{\omega_j} := x_{\omega_j} \cdot y_{\omega_j} \pmod{\omega_j}$$

$$4. s_{v_j} := x_{v_j} \cdot y_{v_j} \pmod{v_j}$$

$$5. q_{\omega_j} := s_{\omega_j} \cdot m'_{\omega_j} \pmod{\omega_j}$$

$$6. [q_{v_1}, q_{v_2}, \dots, q_{v_n}] \leftarrow [q_{\omega_1}, q_{\omega_2}, \dots, q_{\omega_n}]$$

$$7. r_{v_i} := (s_{v_i} + q_{v_i} m_{v_i}) \omega_{v_i}^{-1} \pmod{v_i}$$

مرحله ۳ نمایش s را در پیمانه ω و قدم
چهارم s به پیمانه v را محاسبه می کند. واضح
است که مرحله ۵ و ۶ مقدار q را در روش
مونته‌کرمی استاندارد محاسبه می کند. عدد r که
با r_{v_i} که در مرحله ۷ محاسبه می شود دارای
خواص زیر است:

$$1- r < v$$

$$2- r\omega = s + qm \pmod{v}$$

$$3- r\omega = 0 \pmod{\omega}$$

چون $s + qm = 0 \pmod{\omega}$ است، از شرایط ۲ و ۳ مذکور
نتیجه زیر حاصل می شود. $r\omega = s + qm$ و در نتیجه r
خارج قسمت صحیح $(s + qm)/\omega$ است. مشکلی که در
نگاه اول در الگوریتم مشاهده می شود آغاز شدن
آن با ورودیه‌های به پیمانه ω_j و اتمام آن با
نتیجه ای به پیمانه v_j است ولی برای تکرارهای
عملیات توان رسانی لازم نیست که به پیمانه
قبلی بازگردیم. در واقع می توان عملیات توان
رسانی را در همان پیمانه کمکی ادامه داد و
فقط نتیجه نهایی را به پیمانه اصلی
بازگرداند. مسائل دیگری که در الگوریتم وجود
دارد دو تبدیل RNS قدمهای ۱ و ۲ هستند که اگر

هدف توان رسانی باشد هر دو آنها با یک تبدیل جایگزین می شوند. با اینکه حتی در این حال هم دو تبدیل RNS لازم است این دو تبدیل از هم مستقل و قابل انجام به صورت موازی می باشند. در آخر باید ذکر شود که الگوریتم تبدیل RNS به ما اجازه می دهد که اعمال ضرب مراحل ۵ و ۷ را در داخل عملیات تبدیل بگنجانیم. این مسئله در هنگام بیان روش تبدیل RNS دقیقتر بررسی می شود.

۵-۱- تبدیل سیستم RNS (Residue Conversion)

تبدیل از یک سیستم عددی RNS به سیستمی دیگر در ابتدا توسط Mitz و kaltofen [32] در مبحث تقسیم RNS مورد بررسی قرار گرفت متأسفانه الگوریتم آنها نسبتاً پیچیده و از لحاظ محاسباتی هزینه بر می باشد. الگوریتم پیشنهادی این دو نفر مقدار دقیق نتیجه را محاسبه می کند. در این مقاله روش سریعتر و ساده تری پیشنهاد شده است که به شرح زیر می باشد.

نقطه شروع کار به کارگیری قضیه باقیمانده چینی برای ایجاد عدد صحیح بزرگی است که توسط پیمانه ها نمایش داده شده و لی همانطور که خواهید دید در این روش این عدد صحیح را به پیمانه های سیستم عددی خروجی کاهش می دهیم و تمام محاسبات ما بر روی اعداد صحیح کوچکی انجام می شود. عدد $[x_{\omega_1}, x_{\omega_2}, \dots, x_{\omega_n}]$ در سیستم عددی $[\omega_1, \omega_2, \dots, \omega_n]$ نمایش عددی است که توسط قضیه

باقیمانده چینی به صورت زیر قابل دستیابی است.

$$x = \left(\sum_{j=1}^n C_{\omega_j} x_{\omega_j} \right) \bmod \omega \quad (5-1)$$

که روش محاسبه عدد ثابت C_{ω_j} قبلاً بیان شده است.

اگر از کاهش به پیمانه ω صرفنظر کرده و مجموع کاهش نیافته را x' بنامیم، می توانیم $x' \bmod v_i$ را با یک ضرب داخلی ساده با اعدادی کوچک و صحیح به پیمانه اعداد صحیح کوچک محاسبه کنیم.

$$x'(\bmod v_i) = \left(\sum_{j=1}^n (C_{\omega_j}(\bmod v_i)) x_{\omega_j} \right) \bmod v_i$$

ولی مسلم است که نمی توان از $\omega \bmod$ صرفنظر کرد برای محاسبه آن باید $\lfloor x'/\omega \rfloor$ را از x' کم کنیم و یا اینکه همین مقدار $\lfloor x'/\omega \rfloor$ به پیمانه v_i را از هر x_{v_i} بکاهیم.

$$x' - \omega \left\lfloor \frac{x'}{\omega} \right\rfloor = x'(\bmod \omega)$$

$$x' \bmod v_i - \left(\omega \left\lfloor \frac{x'}{\omega} \right\rfloor \right) \bmod v_i = x'(\bmod \omega)(\bmod v_i)$$

پس می توان نوشت

$$x'(\bmod \omega)(\bmod v_i) = \left(\sum_{j=1}^n C_{\omega_j} x_{\omega_j} \right) \bmod v_i - \omega \left\lfloor \sum_{j=1}^n C_{\omega_j} x_{\omega_j} / \omega \right\rfloor$$

توجه کنید که $\lfloor x'/\omega \rfloor$ عدد بزرگی نیست، زیرا که به جمع ω_j ها محدود است. در نتیجه تصحیح مورد نیاز هم یک عدد صحیح کوچک است. با اینکه محاسبه مقدار دقیق x'/ω ممکن است مشکل باشد

می توانیم با یک حاصلضرب داخلی مثل حاصلضرب رابطه (۵-۱) تقریب مناسبی از مقدار آن بدست آوریم.

می توانیم بعضی از ضرب ها در اعداد ثابت را نیز در این الگوریتم تبدیل بگذرانیم. اگر بخواهیم x را در عدد ثابت k در پیمانه ω قبل از تبدیل به RNS دوم ضرب کنیم می توانیم به سادگی به جای ضرایب C_{ω_j} از ضرایب $kC_{\omega_j} \bmod \omega$ استفاده کنیم. برای ضرب در یک عدد ثابت مثل ℓ در پیمانه v بعد از تبدیل به سیستم RNS دوم می توانیم $\ell \bmod v_i$ را در هر ضریبی که برای محاسبه x_{v_i} به کار رفته ضرب کنیم تا x_{v_i} بدست آید و همچنین این ضریب را در ضریب تصحیح $\omega \bmod v_i$ که در هر $[x'/\omega]$ ضرب می شود نیز اعمال کنیم. فرمول کلی برای تبدیل x در نمایش RNS، ω به $u = \ell(kx \bmod \omega) \bmod v$ در سیستم RNS دوم عبارت است از:

$$a = \left\lfloor \sum_{j=1}^n x_{\omega_j} \frac{kC_{\omega_j} \bmod \omega}{\omega} \right\rfloor$$

$$u_{v_i} = \left(\sum x_{\omega_j} (kC_{\omega_j} \bmod \omega) \right) - \ell a \bmod v_i$$

با این کار می توان ضرب های انجام شده در مراحل 5 و 7 الگوریتم پیشنهادی را در عمل تبدیل گنجاند.

۵-۲- پیاده سازی سخت افزاری

قبل از شروع این بخش باید متذکر شوم که مقاله روش خاصی را جهت پیاده سازی الگوریتم

پیشنهاد نکرده و خود من روشی را پیشنهاد می کنم.

با دقت در الگوریتم درمی یابیم که در واقع دو عمل اصلی در کل الگوریتم مورد انجام است. یکی قسمتهای تبدیل از یک سیستم عددی RNS به RNS دیگر

(که شامل تبدیل های استاندارد یعنی بدون ضرب قبل و بعد از تبدیل و تبدیل با اصلاحات مربوط به ضربهای قبل و بعد از تبدیل می باشد) و دیگری بقیه اعمال مربوط به خود روش مونتمگری می باشد.

نکته دیگر که در پیاده سازی در نظر گرفته شده دسته بندی کلی عناصر مورد لزوم است. اجزا مورد نظر را می توان به دو دسته کلی تقسیم کرد:

جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

فصل سوم

طرح اول

دسته اول شامل مجموعه عملیاتی است که با کمک ROM قابل پیاده سازی هستند مثل کاهش به پیمانه و اعمالی که يك (یا همه بجز يك) از عملوندها عددی ثابت است. دسته دوم عناصر ریاضی ساده باینری هستند.

یعنی در کل طرح عناصر یا بکمک ROM پیاده شده اند و یا عناصری معمولی مثل جمع کننده و ضرب کننده هستند. در انتخاب عناصر دسته دوم سعی شده است که از معماری هایی با بالاترین سرعت استفاده شود.

حال به جزئیات پیاده سازی می پردازیم:

۵-۲-۱- پیاده سازی تبدیل RNS

با توجه به الگوریتم این تبدیل در ابتدا باید $\left[\frac{x'}{\omega} \right]$ را با توجه به فرمول زیر محاسبه کنیم:

$$\left[\frac{x'}{\omega} \right] = \sum_{j=1}^n \frac{c_{\omega_j}}{\omega} \cdot x_{\omega_j}$$

$\frac{c_{\omega_j}}{\omega}$ اعدادی ثابت هستند و می توان ضرب آن ها در x_{ω_j} را با ROM انجام داد و سپس جمع این مقادیر میانی را با يك جمع کننده چند عملوندي (MOA) انجام داد. باید توجه کرد که برای

نمایش مقادیر $\frac{c_{\omega_j}}{\omega}$ که اعدادی اعشاری هستند آنها را در 2^{16} (که مقادیر بدست آمده بدون خطا بدست آمدند) ضرب می کنیم تا تقریبی از نمایش آنها در سیستم دیجیتال داشته باشیم و باید در

نهایت در هنگام محاسبه نهایی مقادیر بدست آمده را به شکل اولیه خود (با تقسیم به 2^{16} یا همان شیف به راست) تبدیل کنیم. در ادامه به مقادیر $2^{16} \cdot (c\omega_j / \omega)$ نام Coerr داده ایم.

حالا باید $x' \bmod v_i$ را محاسبه کنیم. در واقع باید هر $(c_{\omega_j} \bmod v_i) \cdot (x_{\omega_j} \bmod v_i)$ را محاسبه کرده و با هم جمع کنیم. با توجه به ثابت بودن $c_{\omega_j} \bmod v_i$ ها می توان از يك ROM برای محاسبه حاصلضرب پیمانه ای استفاده کرد و برای جمع نهایی از طرح MOMA مرجع [۱۹] بکار رفته در طرح اول استفاده کرد.

حال باید برای بدست آوردن نتیجه نهایی مقادیر $(\omega \bmod v_j) \left\lfloor \frac{x'}{\omega} \right\rfloor (\bmod v_j)$ را از هر $x' \bmod v_i$ کم کرد. در واقع باید نتیجه خروجی MOMA را بعد از شیف به راست با کمک يك ROM به پیمانه v_j کاهش دهیم و برای ضرب پیمانه ای در ω به پیمانه v_j نیز از ROM استفاده می کنیم. برای محاسبه تفریق باید از يك تفریق کننده مناسب استفاده کنیم و در نهایت نتیجه نهایی با عدد نتیجه تفریق از يك ROM و کاهش به پیمانه v_j بدست می آید. در شکلهاي (۵-۱) و (۵-۲) بلوک دیاگرام تبدیل RNS استاندارد و سریع بکار رفته در طرح سوم را مشاهده می کنید. در شکل (۵-۱) بلوک دیاگرام تبدیل RNS استاندارد که در بالا توضیح داده شده را مشاهده می کنیم. برای فهم شکل باید مطالب زیر را متوجه شوید.

در مجموع دو مسیر وجود دارد که به يك جمع کننده (ADD) ختم می شوند و بعد از آن فقط يك مسیر مشترك را می بینید.


مسیر اول (بالا) در ابتدا هر $x\omega_i$ را با يك ROM در $C\omega_{err_i}$ ها ضرب می کند. نتایج این مرحله ($xerr_i$) توسط يك MOA با هم جمع می شوند و نتیجه حاصله ($xerrsum$) با يك ROM به پیمانه v_j کاهش می یابد. در قدم بعدی این مقدار ($xerrsummod_j$) با كمك يك ROM در ω به پیمانه v_j ضرب شده و حاصل به پیمانه v_j کاهش می یابد.

مسیر دوم (پایین) ابتدا با يك ROM هر $x\omega_i$ را در $C\omega_{i,j}$ که همان $C\omega_i \bmod v_j$ است ضرب کرده و به پیمانه v_j کاهش می دهد سپس نتایج حاصله ($xptmp_{(j.size+i)}$) که در آن size تعداد پیمانه هاست را با همدیگر توسط MOMA جمع پیمانه ای می کند. نتیجه بدست آمده ($momaout_j$) و نتیجه بدست آمده از مسیر اول به ورودی ADD داده می شود و عملیات تفریق انجام می گردد. در نهایت این مقدار ($xvtmp3_j$) را به پیمانه v_j کاهش می دهیم تا xv_i بدست آید.


تبدیل RNS سریع همانگونه که قبلاً گفتیم برای تسریع عملیات، ضرب های در عدد ثابت مراحل ۵ و ۶ الگوریتم را به داخل الگوریتم تبدیل RNS می آوریم در واقع تفاوت این تبدیل با تبدیل های اصلی از لحاظ سخت افزار در سه عدد از بلوکها که در شکل ۵-۲ با نقطه چین مشخص شده اند، می باشد و همان روش قبلی در این حالت نیز بکار

جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

می رود. در شکل (۵-۲) بلوک دیاگرام این تبدیل
RNS سریع را مشاهده می کنید توضیحات مربوط به
آن (با دقت در تغییرات در بلوکهای مشخص شده)
مانند شکل (۵-۱) می باشد.



شکل ۵-۱: شکل بلوکی تبدیل RNS استاندارد




شکل ۵-۲: شکل بلوکی تبدیل RNS سریع

۵-۲-۲- پیاده سازی بخش اصلی الگوریتم (الگوریتم مونتگمری با RNS)

حال پیاده سازی خود الگوریتم را بررسی می کنیم. شکل الگوریتم بسیار گویاست. در واقع اعمال مورد نظر ضرب $x_{\omega_i} \times y_{\omega_i}$ و ضرب $x_{v_i} \times y_{v_i}$ است که محاسبه x_{v_i}, y_{v_i} ها با کمک بلوک های تبدیل RNS استاندارد که در بخش قبلی بررسی شد انجام می شود. بعد از این دو ضرب باید r_{v_i} ها را محاسبه کنیم. جهت این عمل باید s_{v_i} ها را با $q_{m_{v_i}}$ که تبدیل یافته s_{ω_i} با تبدیل اصلاح شده که در بخش قبل بررسی شده جمع پیمانه ای کرده و نهایت در معکوس ω_i ضرب کنیم.

بلوک دیاگرام مربوط در شکل (۵-۳) مشاهده می شود.

مطالب گفته شده در بالا در شکل مشهود است. ضرب $x_{\omega_i} \times y_{\omega_i}$ و $x_{v_i} \times y_{v_i}$ توسط بلوک MUL و کاهش به پیمانه نتایج حاصله توسط ROM صورت می گیرد. در بالای شکل نیز عملیات تبدیل RNS استاندارد (RESCOV) و تبدیل RNS سریع (RESCOVS) مشخصه می شود. در پایین شکل عملیات محاسبه rv_i که شامل جمع sv_i و q_{mv_i} کاهش به پیمانه v_i با ROM و ضرب پیمانه ای در معکوس ω به پیمانه v_i توسط ROM را مشاهده می کنید.



شکل ۵-۳: شکل بلوکی طرح سوم

۵-۳- محاسبه پیچیدگی مساحت و تأخیر طرح سوم:

قبلاً گفتیم که عناصر پیاده سازی ما کلاً به دو دسته اصلی تقسیم می شوند، یکی اعمالی که با کمک ROM انجام می شوند و دیگری اعمالی که با عناصر ریاضی معمولی مثلاً ضرب کننده و ... انجام می شوند. پس ابتدا تک تک عناصر مورد استفاده را از لحاظ تأخیر و مساحت مورد بررسی قرار می دهیم و در نهایت تأخیر و مساحت کل طرح را بررسی می کنیم.

۵-۳-۱- عناصر وابسته به ROM:

این عناصر شامل، کاهش پیمانه ای، ضرب پیمانه ای و ضرب در عدد ثابت می باشند. تأخیر و مساحت همه اینها را با فرمولهای زیر (که قبلاً هم دیده ایم) بیان می کنیم.

$$T = 2b, \quad b = \text{number of input bits}$$

$$A = 2^b \cdot n, \quad n = \text{number of output bits}$$

۵-۳-۲- عناصر ریاضی:

جمع کننده :

برای عمل جمع از جمع کننده Brent-Parallel-perfix (kung) مرجع [33] استفاده شده که دارای پیچیدگی زیر می باشد.

$$T = 4 \log n$$

$$A = 10n$$

ضرب کننده:

برای ضرب از ضرب کننده «column compression tree»

مرجع [34] استفاده شده که پیچیدگی های آن

$$t = 3 \lceil \log_2^n \rceil$$

$$A = n^2$$

جمع کننده چند عملوندي (Multi operand Adder):

برای این نوع از عملیاتها از طرح Tree-Adder مرجع [33] استفاده شده که تاخیر و مساحت به شرح زیر می باشد.

$$T = \log m + \log n \quad m = \text{number of operands}$$

$$A = mn + n \log n$$

جمع کننده پیمانه ای چند عملوندي (Multi-operand Modular-Adder)

این عملیات را قبلاً نیز در طرح اول مورد استفاده قرار دادیم که در اینجا یکبار دیگر پیچیدگی های آن را ذکر می کنیم:

$$T = 2(\text{size} + \lceil \log v_i \rceil - 2) + 2 \lceil \log(\text{size}(v_i - 1)) \rceil$$

$$A = (\text{size} - 1) \lceil \log v_i \rceil - \lceil \log(\text{size}(v_i - 1)) \rceil - 1 + 2^{\lceil \log(\text{size}(v_i - 1)) \rceil}$$

۳-۳-۵- تأخیر و مساحت تبدیل کننده RNS استاندارد

تأخیر تبدیل کننده RNS استاندارد

حال به محاسبه تأخیر تبدیل کننده RNS استاندارد می پردازیم. با دقت در بلوک دیاگرام این تبدیل کننده، شکل (۵-۱)، متوجه دو مسیر متفاوت می شویم که به یک مسیر مشترک (ADDER) ختم می شوند. پس تأخیر دومسیر و تأخیر مسیر مشترک را با کمک فرمولهایی که در بخش قبل آمده محاسبه می کنیم. لازم به ذکر است که در تمام فرمولهای لگاریتم، پایه ۲ می باشد و همچنین پارامتر Size تعداد مانده ها می باشد و

تعداد بیت ω_i یعنی $\lceil \log_2 \omega_i \rceil$ و v_i یعنی $\lceil \log_2 v_i \rceil$ برابر n فرض شده است. در واقع فرض کردیم که تعداد بیت ω_i و v_i برابر باشد. البته احتمال تفاوت تعداد بیت وجود دارد ولی ما مجبور به این فرض برای ساده سازی هستیم.

۱- محاسبه تأخیر مسیر منتهی به ورودی اول
ADDER:

الف- تاخیر MULROM

عملیات MULROM ضرب در عدد ثابت توسط ROM است. تاخیر ROM در بخش ۵-۳-۱ بیان شده و با توجه به اینکه تعداد بیت های ورودی به این ROM حداکثر $\lceil \log \omega_i \rceil$ می باشد. پس خواهیم داشت:

$$MULROM_{\text{delay}} = 2 \lceil \log \omega_i \rceil = 2n$$

ب- تاخیر MOA

با توجه به رابطه تاخیر MOA در بخش ۵-۳-۲ نیازمند تعداد اعداد ورودی و حداکثر بیت هر عدد هستیم. تعداد اعداد ورودی size می باشد و حداکثر تعداد بیت با توجه به مرحله قبل $\lceil \log(\omega_i \cdot C_{\text{err}_i}) \rceil$ است پس می توان نوشت:

$$MOA_{\text{delay}} = \log(\text{size}) + \log(\lceil \log(\omega_i \cdot C_{\text{err}_i}) \rceil)$$

همانطور که در بخش ۵-۲-۱ گفته شده C_{err_i} از ضرب یک عدد کوچکتر از یک در 2^{16} بدست آمده و در نتیجه حداکثر ۱۶ بیت دارد تعداد بیت عدد ω_i هم که n فرض شده پس خواهیم داشت:

$$MOA_{\text{delay}} = \log(\text{size}) + \log(16 + n)$$

ج- تاخیر MOD

عملیات کاهش به پیمانه نیز با کم ROM انجام می گیرد. با توجه به مرحله قبل تعداد بیت های ورودی حداکثر برابر $\lceil \log(\text{size} \cdot \text{C}_{\text{err}} \cdot \omega_i) \rceil$ خواهد بود یعنی تعداد بیت عدد حاصل از جمع size عدد $(16+n)$ بیتی. پس خواهیم داشت:

$$\text{MOD}_{\text{delay}} = 2 \lceil \log(\text{size} \cdot 2^{(n+16)}) \rceil$$

د- تاخیر MULMOD

MULMOD نشان دهنده عملیات ضرب پیمانه ای در یک عدد ثابت با ROM است. خروجی مرحله قبل حداکثر $\lceil \log v_i \rceil$ بیت دارد. پس خواهیم داشت:

$$\text{MULMOD}_{\text{delay}} = 2 \lceil \log v_i \rceil = 2n$$

پس در مجموع تاخیر مسیر یک (بالایی) برابر است با:

$$\text{First Path}_{\text{delay}} = 4n + \log(\text{size}) + 2 \lceil \log(\text{size} \cdot 2^{(n+16)}) \rceil + \log(16+n)$$

۲- محاسبه تأخیر مسیر منتهی به ورودی دوم
: ADDER

الف- تاخیر MULMOD

عملیات با ROM است و تعداد بیت ورودی حداکثر $\lceil \log \omega_i \rceil$ است. پس:

$$\text{MULMOD}_{\text{delay}} = 2 \lceil \log \omega_i \rceil = 2n$$

ب- تاخیر MOMA

باید با توجه به فرمول مربوط به MOMA در بخش ۵-۳-۲ عمل کنیم با توجه به بلوک دیاگرام تعداد عملوندها size و حداکثر تعداد بیت هر کدام $\lceil \log v_i \rceil$ می باشد.

$$\text{MOMA}_{\text{delay}} = 2(\text{size} + n - 2) + 2 \lceil \log(\text{size}(2^n - 1)) \rceil$$

پس در مجموع تاخیر مسیر دوم به صورت زیر خواهد بود:

$$\text{Second Path}_{\text{delay}} = 2n + 2(\text{size} + n - 2) + 2\lceil \log(\text{size}(2^n - 1)) \rceil$$

۳- محاسبه تاخیر مسیر مشترک:

الف- تاخیر ADDER

برای محاسبه این تاخیر از فرمول مربوطه در بخش ۵-۳-۲ استفاده می کنیم تعداد بیت ورودی ها حداکثر $\lceil \log v_i \rceil$ می باشد.

$$\text{ADDER}_{\text{delay}} = 4 \log(\lceil \log v_i \rceil) = 4 \log(n)$$

ب- تاخیر MOD


این عملیات با ROM صورت می گیرد که تعداد بیت ورودی حداکثر $\lceil \log(2v_i) \rceil$ است.

$$\text{MOD}_{\text{delay}} = 2\lceil \log(2v_i) \rceil = 2(1 + n)$$

و تاخیر کل مسیر مشترک برابر است با:

$$\text{Common Path}_{\text{delay}} = 4 \log(n) + 2(n+1)$$

بررسی تاخیر مسیر اول و دوم با کمک MATLAB نشان داده که برای $\text{size} < 22$ با هر تعداد بیت تاخیر مسیر اول از مسیر دوم بیشتر است. به دلیل اینکه احتمال انتخاب size با اندازه ای بیشتر از ۲۲ خیلی ضعیف است این فرض که مسیر اول بعنوان مسیر بحرانی انتخاب شود فرض مناسبی است. در شکل (۵-۴) منحنی تاخیر برحسب بیت برای مقادیر size برابر با سه و ۱۵ را ببینید.



ش

پ

استاندارد برای مقادیر $size < 22$ بصورت زیر قابل بیان است:

$$\begin{aligned} \text{RESCOV}_{\text{delay}} &= \text{First Path}_{\text{delay}} + \text{Common Path}_{\text{delay}} \\ &= 4n + \log(\text{size}) + \log(16 + n) + 2 \lceil \log(\text{size} \cdot 2^{(n+16)}) \rceil \\ &\quad + 4 \log(n) + 2(n+1) \end{aligned}$$

- مساحت تبدیل کننده RNS استاندارد:

(۱) مساحت $\text{MULROM} (C_{\text{err}_i})$

همانطور که قبلاً دیدیم عملیات ضرب در عدد ثابت با ROM انجام می‌شود. با توجه به فرمولهای بخش ۵-۳-۱ و اینکه به اندازه تعداد پیمانه ها یعنی size از اینگونه ROM داریم (زیرا این عمل روی هر مانده صورت می‌گیرد) مساحت اشغال شده توسط این بخش بصورت زیر خواهد بود.

$$\text{size} \cdot (2^{\lceil \log(\omega_i) \rceil} \cdot \lceil \log(C_{\text{err}_i} \cdot \omega_i) \rceil)$$

همانطور که قبلاً گفتیم C_{err_i} از ضرب يك عدد كوچكتر از يك در 2^{16} بدست مي آيد پس ۱۶ بيت دارد پس مي توان نوشت:

$$\begin{aligned} & \text{size}(2^n \cdot \log[2^{16} \cdot 2^n]) \\ &= \text{size} \cdot 2^n \cdot (16 + n) \end{aligned}$$

۲- مساحت MOA

با توجه به فرمول مساحت MOA در بخش ۵-۳-۲ و با توجه به اينكه تعداد عملوندها size مي باشد و اعداد ورودی به MOA در بدترین حالت $C_{\text{err}_i} \cdot \omega_i$ مي باشد مي توان مساحت را بصورت زیر نوشت:

$$\text{size} \cdot [\log(C_{\text{err}_i} \cdot \omega_i)] + [\log(C_{\text{err}_i} \cdot \omega_i)] + \log[\log(C_{\text{err}_i} \cdot \omega_i)]$$

که با توجه به مباحث بالا خواهيم داشت:

$$(16 + n) \cdot (\text{size} + \log(16 + n))$$

۳- مساحت $\text{MULMOD}(C_{\omega_{i,j}}, v_j)$

بازهم براي عملیات ضرب در عدد ثابت بصورت پيمانه اي از ROM استفاده مي شود.

با توجه به اينكه تعداد بیتهاي ورودی آن $[\log \omega_i]$ و تعداد بیت هاي خروجی $[\log v_i]$ مي باشد و به تعداد size از اينگونه ROM ها داريم مي توان براي مساحت اين بخش نوشت.

$$\text{size} \cdot 2^{[\log \omega_i]} \cdot [\log v_i] = \text{size} \cdot 2^n \cdot n$$

۴- مساحت MOMA

تعداد عملوندهاي اين MOMA، size مي باشد و هر ورودی حداکثر $[\log v_i]$ بيت خواهد داشت. با توجه به فرمول مربوطه داريم:

$$(\text{size} - 1)n - [\log((\text{size})(2^n - 1))] + 2^{[\log((\text{size})(2^n - 1))]}$$

۵- مساحت ADD:

هر ورودی این جمع کننده حداکثر $\lceil \log v_i \rceil$ و با توجه به فرمول مساحت کننده در بخش ۵-۳-۲ برای مساحت این جمع کننده خواهیم داشت:

$$10 \lceil \log v_i \rceil = 10n$$

۶- مساحت $\text{MOD}(v_i)$ مسیر اول

تعداد بیت های ورودی حداکثر $\lceil \log(2^{16+n} \cdot \text{size}) \rceil$ خواهد بود که ورودی این مرحله خروجی MOA است که این واحد به تعداد size عدد $16+n$ بیتی را با هم جمع می کند. تعداد بیت های خروجی هم حداکثر $\lceil \log v_i \rceil$ خواهد بود پس مساحت با توجه به تکرار شده این ROM به تعداد size بشرح زیر است:

$$\text{size} \cdot 2^{\lceil \log(2^{16+n} \cdot \text{size}) \rceil} \cdot n$$

۷- مساحت $\text{MOD}(v_i)$ در مسیر مشترک

عملیات با ROM است. تعداد بیت های ورودی آن با توجه به اینکه حداکثر مقدار ورودی به آن حداکثر مقدار خروجی از ADDER یعنی v_j خواهد بود مقدار $\lceil \log v_i \rceil$ را خواهد داشت و تعداد بیت های خروجی آن هم $\lceil \log v_i \rceil$ خواهد بود و از هر واحد به تعداد size خواهیم داشت پس مساحت بشکل زیر است:

$$\text{size} \cdot 2^n \cdot n$$

۸- مساحت $(\omega \bmod v_j, v_j)$ MULMOD

عملیات فوق با ROM صورت می گیرد. ورودی حداکثر مقدار خروجی MOD یعنی $\lceil \log v_i \rceil$ خواهد بود و تعداد بیت های خروجی آن نیز $\lceil \log v_i \rceil$ خواهد بود و به تعداد size تکرار می شود پس داریم:

$$\text{size} \cdot 2^n \cdot n$$

پس مساحت کل RNS استاندارد بصورت زیر خواهد بود:

$$\text{RESCOV}_{\text{Area}} = \text{size} \cdot 2^n (16 + n) + (16 + n)(\text{size} + \log(16 + n)) + 3n \cdot \text{size}.$$

$$2^n + n(\text{size} - 1) - \lceil \log(\text{size}(2^n - 1)) \rceil + 2 + 10n + n.$$

$$\text{size} \cdot 2^{\lceil \log(\text{size} 2^{16+n}) \rceil}$$

۴-۳-۵- محاسبه مساحت و تأخیر تبدیل کننده RNS

سریع

۱- تأخیر تبدیل کننده RNS سریع

الف- تأخیر $\text{MULROM}(\text{mp}\omega_i, \text{C}\omega\text{err}_i)$

این عملیات با ROM صورت می گیرد. تعداد بیت ورودی حداکثر $\lceil \log \omega_i \rceil$ خواهد بود پس تأخیر این بخش بصورت زیر است:

$$\text{MULROM}_{\text{delay}} = 2 \lceil \log \omega_i \rceil = 2n$$

ب- تأخیر MOA

با توجه به رابطه تأخیر MOA در بخش ۵-۳-۲ نیازمند تعداد اعداد ورودی و حداکثر بیت هر عدد هستیم. تعداد اعداد ورودی size می باشد و حداکثر تعداد بیت با توجه به مرحله قبل $\lceil \log(\omega_i \cdot \text{mp}\omega_i \cdot \text{C}\omega\text{err}_i) \rceil$ است پس می توان نوشت:

$$\text{MOA}_{\text{delay}} = \log(\text{size}) + \log(\lceil \log(\omega_i \cdot \text{mp}\omega_i \cdot \text{C}\omega\text{err}_i) \rceil)$$

همانطور که قبلاً گفتیم C_{err_i} عددی ۱۶ بیتی است و حداکثر mp_{ω_i} هم ω_i می باشد زیرا عددی است در پیمانه ω_i . پس می توان نوشت:

$$MOA_{\text{delay}} = \log(\text{size}) + \log(16 + 2n)$$

ج- تاخیر MOD

عملیات با ROM صورت می گیرد. با توجه به مرحله قبل تعداد بیت های ورودی حداکثر برابر $\lceil \log(\omega_i \cdot mp_{\omega_i} \cdot \text{size} \cdot C_{\text{err}_i} \cdot \omega_i) \rceil$ خواهد بود. پس خواهیم داشت:

$$2 \lceil \log(\text{size} \cdot mp_{\omega_i} \cdot C_{\text{err}_i} \cdot \omega_i) \rceil$$

که می توان نوشت:

$$2 \lceil \log(\text{size} \cdot 2^n \cdot 2^{16} \cdot 2^n) \rceil$$

که در نهایت داریم:

$$MOD_{\text{delay}} = 2 \lceil \log(\text{size} \cdot 2^{(2n+16)}) \rceil$$

د- تاخیر MULMOD

عملیات با ROM صورت می گیرد و با توجه به شکل بلوکی و نوع عملیات یعنی کاهش پیمانه ای تعداد بیت های ورودی و خروجی $\lceil \log v_i \rceil$ است. پس خواهیم داشت:

$$MULMOD_{\text{delay}} = 2 \lceil \log v_i \rceil = 2n$$

پس در مجموع تاخیر مسیر یک (بالایی) برابر است با:

$$\text{First Path}_{\text{delay}} = 4n + \log(\text{size}) + 2 \lceil \log(\text{size} \cdot 2^{(2n+16)}) \rceil + \log(16 + 2n)$$

۲- محاسبه تأخیر مسیر منتهی به ورودی دوم

: ADDER

الف- تاخیر MULMOD

عملیات با ROM است و تعداد بیت ورودی حداکثر $\lceil \log \omega_i \rceil$ است. پس داریم:

$$\text{MULMOD}_{\text{delay}} = 2\lceil \log \omega_i \rceil = 2n$$

ب- تاخیر MOMA

باید با توجه به فرمول مربوط به MOMA در بخش ۵-۳-۲ عمل کنیم با توجه به بلوک دیاگرام تعداد عملوندها size و حداکثر تعداد بیت هر کدام $\lceil \log v_i \rceil$ می باشد.

$$\text{MOMA}_{\text{delay}} = 2(\text{size} + n - 2) + 2\lceil \log(\text{size}(2^n - 1)) \rceil$$

پس در مجموع تاخیر مسیر دوم به صورت زیر خواهد بود:

$$\text{Second Path}_{\text{delay}} = 2n + 2(\text{size} + n - 2) + 2\lceil \log(\text{size}(2^n - 1)) \rceil$$

۳- محاسبه تأخیر مسیر مشترک:

الف- تاخیر ADDER

برای محاسبه این تاخیر از فرمول مربوطه در بخش ۵-۳-۲ استفاده می کنیم تعداد بیت ورودی ها حداکثر $\lceil \log v_i \rceil$ می باشد.

$$\text{ADDER}_{\text{delay}} = 4 \log(\lceil \log v_i \rceil) = 4 \log(n)$$

ب- تاخیر MOD

این عملیات با ROM صورت می گیرد که تعداد بیت ورودی حداکثر $\lceil \log(2v_i) \rceil$ است.



$$\text{MOD}_{\text{delay}} = 2\lceil \log(2v_i) \rceil = 2(1 + n)$$

و تاخیر کل مسیر مشترک برابر است با:

$$\text{Common Path}_{\text{delay}} = 4 \log(n) + 2(n+1)$$

بررسی تاخیر مسیر اول و دوم با کمک MATLAB نشان داده که برای $\text{size} < 24$ با هر تعداد بیت تاخیر مسیر اول از مسیر دوم بیشتر است. به

دلیل اینکه احتمال انتخاب size با اندازه ای بیشتر از ۲۴ خیلی ضعیف است این فرض که مسیر اول بعنوان مسیر بحرانی انتخاب شود فرض مناسبی است. در شکل (۵-۵) منحنی تاخیر برحسب بیت برای مقادیر size برابر با سه و ۱۵ را ببینید.



$$\begin{aligned} \text{RESCOVs}_{\text{delay}} &= \text{First Path}_{\text{delay}} + \text{Common Path}_{\text{delay}} \\ &= 4n + \log(\text{size}) + \log(16 + 2n) + 2 \left[\log(\text{size} \cdot 2^{(2n+16)}) \right] \\ &\quad + 4 \log(n) + 2(n+1) \end{aligned}$$

مساحت تبدیل کننده RNS سریع

(۱) مساحت $\text{MULROM} (mpw_i, C_{\text{overr}_i})$

روش محاسبه مساحت در RNS استاندارد بیان شده که مساحت این بخش بصورت زیر می باشد:

$$\text{size} \cdot (2^{\lceil \log(\omega_i) \rceil} \cdot \lceil \log(C\omega_{err_i} \cdot mp\omega_i \cdot \omega_i) \rceil)$$

همانطور که قبلاً گفتیم $C\omega_{err_i}$ از ضرب یک عدد کوچکتر از یک در 2^{16} بدست می آید پس ۱۶ بیت دارد پس می توان نوشت:

$$\text{size} \cdot (2^n \cdot (16 + 2n))$$

۲- مساحت MOA

روش محاسبه همانند همین بخش در RNS استاندارد است و بصورت زیر نتیجه می شود:

$$\text{size} \cdot \lceil \log(mp\omega_i \cdot C\omega_{err_i} \cdot \omega_i) \rceil + \lceil \log(mp\omega_i \cdot C\omega_{err_i} \cdot \omega_i) \rceil + \log \lceil \log(mp\omega_i \cdot C\omega_{err_i} \cdot \omega_i) \rceil$$

که به صورت زیر ساده می شود:

$$(16 + 2n) \cdot (\text{size} + \log(16 + 2n))$$

۳- مساحت $MULMOD(C\omega_{i,j}, mp\omega_i, mv_j, v_j)$

برای این واحد نیز همانگونه که قبلاً در RNS استاندارد دیدیم عمل می کنیم. تعداد بیت های ورودی $\lceil \log \omega_i \rceil$ و تعداد بیت های خروجی $\lceil \log v_i \rceil$ می باشد و به تعداد size از اینگونه ROM ها داریم می توان برای مساحت این بخش نوشت.

$$\text{size} \cdot 2^{\lceil \log \omega_i \rceil} \cdot \lceil \log v_i \rceil = \text{size} \cdot 2^n \cdot n$$

۴- مساحت MOMA

روش محاسبه همان فرمول بخش ۲-۳-۵ است. تعداد ورودیها size و هر ورودی حداکثر $\lceil \log v_i \rceil$ بیت دارد. با توجه به فرمول مربوطه داریم:

$$(size - 1)n - \lceil \log((size)(2^n - 1)) \rceil + 2^{\lceil \log((size)(2^n - 1)) \rceil}$$

۵- مساحت ADDER:

با توجه به فرمول مساحت جمع کننده در بخش
۵-۳-۲ و این که هر ورودی حداکثر $\lceil \log v_i \rceil$ بیت
است مساحت بصورت زیر است:

$$10. \lceil \log v_i \rceil = 10n$$

۶- مساحت $\text{MOD}(v_j)$ مسیر اول

تعداد بیت های ورودی حداکثر $\lceil \log(2^{(16+2n)} \cdot \text{size}) \rceil$
خواهد بود که ورودی این مرحله خروجی MOA است
که این واحد به تعداد size عدد $16+2n$ بیتی را با
هم جمع می کند. تعداد بیت های خروجی هم
حداکثر $\lceil \log v_i \rceil$ خواهد بود پس مساحت با توجه به
تکرار شده این ROM به تعداد size بشرح زیر
است:

$$\text{size} \cdot 2^{\lceil \log(2^{16+2n} \cdot \text{size}) \rceil} \cdot n$$

۷- مساحت $\text{MOD}(v_j)$ در مسیر مشترک

با توجه به وجود ADDER در مرحله قبل ورودی
این بخش حداکثر v_j خواهد بود و خروجی آن ω_j
خواهد بود پس همانند تبدیل RNS استاندارد
خواهیم داشت:

$$\text{size} \cdot 2^n \cdot n$$

۸- مساحت $\text{MULMOD}(m v_j \cdot \omega \bmod v_j, v_j)$

عملیات فوق با ROM صورت می گیرد. ورودی
حداکثر مقدار خروجی MOD یعنی $\lceil \log v_i \rceil$ خواهد بود
و تعداد بیت های خروجی آن نیز $\lceil \log v_i \rceil$ خواهد
بود و به تعداد size تکرار می شود پس داریم:

$$\text{size} \cdot 2^n \cdot n$$

پس مساحت کل RNS سریع بصورت زیر خواهد بود:

$$\text{RESCOVS}_{\text{Area}} =$$

$$\text{size} \cdot 2^n (16 + 2n) + (16 + 2n)(\text{size} + \log(16 + 2n)) + 3n \cdot \text{size}.$$

$$2^n + n(\text{size} - 1) - \lceil \log(\text{size}(2^n - 1)) \rceil + 2 + 10n + n.$$

$$\text{size} \cdot 2^{\lceil \log(\text{size} 2^{16+2n}) \rceil}$$

۵-۳-۵- مساحت و تأخیر طرح سوم

حال به محاسبه مساحت و تأخیر کل طرح سوم می پردازیم. لازم به ذکر است که در این بخش فرض بر این است که محاسبات مربوط به تبدیل RNS استاندارد (RESCONV) و تبدیل RNS سریع (RESCONVS) را داریم.

- محاسبه تأخیر در طرح سوم

با بررسی بلوک دیاگرام طرح سوم در می یابیم که در اینجا هم کلاً دو مسیر جداگانه داریم به ورودی ADD می آیند و از آن به بعد مسیر سیگنالها یکسان می شود.

- محاسبه تأخیر مسیر اول

(۱) تأخیر ضرب کننده

در این محاسبه هم از فرمول بخش ۵-۳-۲ در مورد ضرب کننده استفاده می کنیم با توجه به اینکه هر ورودی حداکثر ω_i خواهد بود در مورد تأخیر داریم:

$$MUL_{delay} = 3 \lceil \log(\lceil \log \omega_i \rceil) \rceil = 3 \lceil \log n \rceil$$

(۲) تأخیر $MOD(\omega_i)$

همانطور که دیدیم این عملیات با ROM صورت می گیرد و با توجه به وجود ضرب کننده در مرحله قبل حداکثر تعداد بیت ورودی $\lceil \log \omega_i^2 \rceil$ خواهد بود. پس:

$$MOD(\omega_i)_{delay} = \lceil \log \omega_i^2 \rceil = 4n$$

(۳) تأخیر تبدیل RNS سریع روی $S\omega$:

قبلاً محاسبه این تأخیر انجام شد ($RESCOV_{S_{delay}}$) و تأخیر مسیر اول برابر خواهد بود.

$$First Path_{delay} = RESCOV_{S_{delay}} + 4n + 3 \lceil \log n \rceil$$

- محاسبه تأخیر مسیر دوم:

(۱) تأخیر عملیات تبدیل RNS استاندارد روی

$$y\omega_i, x\omega_i$$

قبلاً محاسبه شده

(۲) تأخیر ضرب کننده

ورودی های ضرب کننده حداکثر مقدار v_i را دارند و در نتیجه تأخیر بصورت زیر خواهد بود:

$$MUL_{delay} = 3 \lceil \log n \rceil$$

(۳) تأخیر $MOD(v_i)$

عملیات با ROM صورت گرفته و حداکثر مقدار ورودی v_i^2 است و در نتیجه


$$\text{MOD}(v_i)_{\text{delay}} = 4n$$

و در نتیجه تاخیر کل مسیر دوم برابر خواهد بود با:

$$\text{Second Path}_{\text{delay}} = \text{RESCOV}_{\text{delay}} + 4n + 3\lceil \log n \rceil$$

با توجه به فرمولهای مسیر اول و دوم مشخص است که مبنای تعیین مسیر برای مقایسه تاخیر تبدیل RNS استاندارد ($\text{RESCOV}_{\text{delay}}$) با تاخیر تبدیل RNS سریع ($\text{RESCOV}_{\text{delay}}$) می باشد.

بررسی فرمول های مربوط به تاخیر این دو واحد نشان می دهد که وجود $2n$ در فرمول $\text{RESCOV}_{\text{delay}}$ بجای n در فرمول مربوط به $\text{RESCOV}_{\text{delay}}$ باعث بزرگتر شدن تاخیر RNS سریع خواهد شد. در واقع منظور ما از RNS سریع، افزایش سرعت RNS نبوده و بلکه منظور افزایش سرعت کل عملیات (با توجه به حذف دو عملیات ضرب در عدد ثابت) بوده است منحنی مربوط به این دو تاخیر برای ۳ و ۱۵ پیمانه در شکل (۵-۶) تاییدیه بر مطالب فوق است پس با توجه به مطالب فوق نتیجه می شود که تاخیر مسیر اول بیشتر خواهد بود.



(۱) تاخیر جمع کننده

در اینجا با توجه به فرمول جمع کننده در بخش ۵-۳-۲ عمل می کنیم و در نظر می گیریم که ورودی حداکثر v_i خواهد بود پس خواهیم داشت:

$$ADD_{\text{delay}} = 4 \lceil \log \lceil \log v_i \rceil \rceil = 4 \log n$$

(۲) تاخیر $MOD(v_i)$

جمع کننده، مرحله قبلی این عملیات است و ورودی به این مرحله حداکثر $2v_i$ خواهد بود. پس:

$$MOD(v_i)_{\text{delay}} = 2 \lceil \log(2v_i) \rceil = 2(n+1)$$

(۳) تأخیر $MULMOD(mpv_i, v_i)$

در این بخش حداکثر ورودی v_i خواهد بود و در نتیجه

$$MULMOD(mpv_i, v_i)_{\text{delay}} = 2n$$

و تأخیر کل مسیر مشترک برابر است با

$$\text{Common Path}_{\text{delay}} = 4(\log n) + 2(n+1) + 2n$$

و در نتیجه تأخیر طرح سوم را می توان بصورت زیر نوشت:

$$\begin{aligned} P3_{\text{delay}} &= \text{First Path}_{\text{delay}} + \text{Common Path}_{\text{delay}} \\ &= \text{RESCOV}_{\text{delay}} + 4n + 3\lceil \log n \rceil + 4n + 4(\log n) + 2 \\ &= 10n + \log(\text{size}) + \log(16+2n) + 8\log(n) + 4 + 3\lceil \log n \rceil \\ &\quad + 2\lceil \log(\text{size} \cdot 2^{(2n+16)}) \rceil \end{aligned}$$

- محاسبه مساحت طرح سوم

۱- مساحت ضرب کننده ها

با توجه به فرمول مساحت ضرب کننده در بخش ۵-۳-۲ و اینکه ورودی ضرب کننده ها به ترتیب حداکثر v_i, ω_i می باشد و از هر ضرب کننده به تعداد پیمانه ها لازم است. برای هر ضرب کننده خواهیم داشت:

$$a) \lceil \log \omega_i \rceil^2 \cdot \text{size} = n^2 \cdot \text{size}$$

$$b) \lceil \log v_i \rceil^2 \cdot \text{size} = n^2 \cdot \text{size}$$

۲- مساحت MOD در هر کدام از مسیرهای اول و

دوم

با استفاده از فرمول بخش ۵-۳-۱ در مورد عملیات با ROM و اینکه ورودی هر MOD به ترتیب، حداکثر v_i^2, ω_i^2 می باشد و خروجی آنها حداکثر v_i, ω_i خواهند بود برای مساحت این دو داریم:

$$a) 2^{\lceil \log \omega_i^2 \rceil} \lceil \log \omega_i \rceil \cdot \text{size} = 2^{2n} \cdot n \cdot \text{size}$$

$$b) 2^{\lceil \log v_i^2 \rceil} \cdot \lceil \log v_i \rceil \cdot \text{size} = 2^{2n} \cdot n \cdot \text{size}$$

۳- مساحت ADDER

هر ورودی این بخش حداکثر مقدار v_i دارد و با توجه به بخش ۵-۳-۲ و اینکه به تعداد size از این واحد لازم داریم.

$$\text{ADDER}_{\text{delay}} = 10 \lceil \log v_i \rceil \cdot \text{size} = 10n \cdot \text{size}$$

۴- مساحت $\text{MULMOD}(\omega p v_i, v_i)$

حداکثر مقدار ورودی و خروجی این ROM، v_i است و بتعداد پیمانه ها از این ROM خواهیم داشت.
پس:

$$\text{MULMOD}_{\text{delay}} = 2^{\lceil \log v_i \rceil} \cdot \lceil \log v_i \rceil \cdot \text{size} = 2^n \cdot n \cdot \text{size}$$

۵- مساحت $\text{MOD}(v_i)$ در مسیر مشترک:

با توجه به وجود ADDER در مرحله قبل ورودی این ROM حداکثر مقدار $2v_i$ را خواهد داشت و خروجی آن نیز حداکثر v_i خواهد بود و به تعداد size از این واحد خواهیم داشت:

$$\text{MOD}(v_i)_{\text{delay}} = 2^{\lceil \log 2v_i \rceil} \cdot \lceil \log v_i \rceil \cdot \text{size} = 2^{(n+1)} \cdot n \cdot \text{size}$$

۶- مساحت تبدیل RNS استاندارد

از این واحد به دو مبدل برای تبدیل y_ω, x_ω به y_v, x_v نیاز داریم و مساحت آن $(\text{RESCOV}_{\text{Area}})$ قبلاً محاسبه شده است.

۷- مساحت تبدیل RNS سریع

این واحد را برای تبدیل S_ω یعنی حاصل ضرب y_ω, x_ω به q_m بکار خواهیم گرفت و مساحت آنها $(\text{RESCOV}_{\text{Area}})$ قبلاً محاسبه کردیم.

مساحت کل طرح سوم بصورت زیر قابل محاسبه

است:


$$\begin{aligned} P3_{\text{Area}} = & \text{RESCOV}_{\text{Area}} + 2 \cdot \text{RESCOV}_{\text{Area}} + 2n^2 \cdot \text{size} + 2^{2n+1} \cdot n \cdot \text{size} \\ & + 10n \cdot \text{size} + 2^n \cdot n \cdot \text{size} + 2^{(n+1)} \cdot n \cdot \text{size} \end{aligned}$$

۵-۴- نتایج پیاده سازی در طرح سوم:

برای آزمایش طرح سوم و چگونگی بدست آوردن نتیجه ضرب به روش مونتگمری در RNS ضرب عدد یک در عدد یک به پیمانۀ $m=55261$ مورد بررسی قرار گرفت. RNS اصلی $w=(37,41,43)$ انتخاب شده که در نتیجه $W=65231$ است. همینطور RNS کمکی $V=(29,31,251)$ انتخاب شده. با توجه به تئوری الگوریتم مونتگمری حاصل مورد نظر به صورت زیر است.

$$1 \times 1 \times (W^{-1} \bmod m) = 38073$$

نتیجه شبیه سازی به VHDL نشان می دهد که حاصل ضرب منته به شکل $(25,5,172)$ در RNS پیمانۀ V به دست آمده که نمایشگر عدد 38073 در این RNS است و در نتیجه عملیات صحیح صورت گرفته. مساحت کل طرح بر حسب گیت 625789 است و نتایج تأخیر در طرح سوم در شکل (۵-۷) دیده می شود.



۶- طرح چهارم:

مرجع مورد نظر ما به عنوان طرح چهارم جهت ضرب پیمانه ای در RNS، مرجع [6] یعنی مقاله "Residue number systems: a key to parallelism in public key cryptography" است. بامطالعۀ ابتدایی مقالۀ مشاهده می شود که مقالۀ ازمرجع دیگری برای بیان کامل عملیات ضرب و کاهش پیمانه ای نام می برد. به همین دلیل ادامۀ و جزئیات کار ما نیز در آن مقالۀ یعنی مرجع [35] می باشد. پس در ادامۀ به سراغ مقالۀ مذکور می رویم. درمقدمۀ مقالۀ اشاره شده است که روشهای کاهش پیمانه ای برای مسائلی که شامل اعداد صحیح بسیار بزرگی هستند (مانند مسألۀ امضای دیجیتال و کلید عمومی [36]) نیاز به روشهای موثری جهت کاهش پیمانه ای دارند. در اغلب اوقات همیگونه مسائل تمایل به تغییر شکل به شکل پیادۀ سازیهای سریع در هزگام به کارگیری سیستم عددی RNS دارند. محور اصلی این مقالۀ ترکیب سیستم عددی RNS با روشهای کاهش پیمانه ای موثر مثل روش مونتگمری [2] یا روش [37] می باشد. مقایسۀ [2] و [37] نشان می دهد که روش [2] بهینه است و به همین دلیل در این مقالۀ مورد استفادۀ قرار می گیرد. کاربرد عملیات بیان شده در این مقالۀ دریافتن پیادۀ سازی سریعی جهت الگوریتم RSA است. در ادامۀ جزئیات یک کاهش پیمانه ای سریع مورد بررسی قرار گرفته که با اینکه مطالبی مشترک با

مباحث قبلی دارد برای تکمیل بودن مبحث به طور کامل مورد بررسی قرار می گیرند.

۶-۱- بیان مقاله در مورد سیستم RNS

فرض کنید مجموعه اعداد دودو نسبت به هم اولی به شکل زیر داشته باشیم.

$$B = \{p_1, p_2, p_3, \dots, p_n\}$$

B پایه سیستم عددی باقیمانده نامیده می شود. در این RNS تمام اعداد x در کلاس مانده z_p که P برابر است با $\prod p_i$ نمایشی منحصر به فرد به کمک مانده های خود به شکل زیر دارند:

$(X_1, X_2, X_3, \dots, X_n)$ که $X_i = x \bmod p_i$ با کمک قضیه باقیمانده های چینی می توان x را به شکل زیر بازیابی کرد.

$$x = [\sum X_i s_i s_i^{-1}]_p \quad (۱-۶)$$

که $s_i = \frac{P}{p_i}$ و s_i^{-1} نمایانگر معکوس ضربی $s_i \bmod p_i$ است. بראکت ها نشان دهنده عملیات کاهش پیمانه ای است. با کمک عملیات تبدیل سیستم عددی (Base extension) می توان نمایش عددی که در سیستم (p_1, p_2, \dots, p_n) نمایش داده شده را در سیستم بزرگتری مثل $(p_1, p_2, \dots, p_n, p_{n+1}, \dots, p_m)$ یافت. این کار را می توان با عملیاتی تقریبی که در اکثر اوقات جواب صحیح می دهد (موارد خطا را به سادگی می توان تشخیص داده و تصحیح کرد) انجام داد. ابتدا w را به صورت زیر تعریف می کنیم.

$$\omega = \frac{x}{p} = \frac{\sum_{i=1}^n x_i s_i s_i^{-1}}{p} = \frac{\sum_{i=1}^n x_i \frac{p}{p_i} s_i^{-1}}{p} = \sum x_i \frac{s_i^{-1}}{p_i}$$

حال رابطه (۶-۱) را بصورت زیر بازنویسی می کنیم.

$$x = \sum_{i=1}^n X_i s_i s_i^{-1} - \omega_{int} P$$

تمام x_j ها که در آنها $j=n+1, n+2, \dots, m$ می باشد را می توان بصورت زیر محاسبه کرد.

$$x_j = \left[\left[\sum_{i=1}^n X_i s_i s_i^{-1} \right]_{p_j} - [\omega_{int} P]_{p_j} \right]_{p_j}$$

در پیاده سازی واقعی دقت محدود نمایش ضریب

غیر صحیح $\frac{s_i^{-1}}{p_i} > 1$ در هنگامی که مقدار دقیق ω به

مقادیر صحیح نزدیک می شود ایجاد اشکال می کند این مسأله با بررسی تعدادی از بیت های نمایش باینری بخش اعشاری ω یعنی $\frac{\omega}{2^k}$ قابل پیش بینی است. ولی این مسأله در موضوع اصلی مقاله ما تأثیری ندارد و همانطور که خواهیم دید محاسبه صحیح ω_{int} و یا خطا دار آن (یکی کمتر از مقدار واقعی) اشکالی ایجاد نمی کند.

۶-۲- بیان مقاله از ضرب پیمانه ای بدون تقسیم (روش مونتگمری):

روش کاهش پیشنهادی مونتگمری بر اساس دو هم ارزی زیر است:

$$\begin{cases} x - (x \bmod R)(D^{-1} \bmod R)D \equiv 0 \pmod{R} \\ x - (x \bmod R)(D^{-1} \bmod R)D \equiv x \pmod{D} \end{cases}$$

از این دو هم ارزی برای حل مسأله $x \bmod D$ می توان استفاده کرد. مسأله اصلی انتخاب R به گونه ای است که $x \bmod R$ به آسانی قابل محاسبه باشد. در سیستم های عددی وزن دار R نوعاً توانی صحیح از radix (پایه) r می باشد. در زیر نشان می دهیم که دو هم ارزی بیان شده صحیح می باشند.

رابطه صحیح زیر را در نظر بگیرید:

$$x - x \bmod R = tR = 0 \pmod{R}$$

D را به گونه ای فرض کنید که $\gcd(D, R) = 1$ باشد. در نتیجه معکوس ضربی D به پیمانه R موجود است. از مطالب بیان شده می توان نتیجه گرفت که روابط هم ارزی صحیح است.

معمولاً $D^{-1} \bmod R$ به عنوان ثابت از قبل محاسبه شده ای موجود است. البته حاصل بکارگیری هم ارزیهای بالا $x \bmod D$ نبوده و $xR^{-1} \bmod D$ می باشد که می توان این مسأله را نیز با همین عملیات ضربی (ضرب در $R^2 \bmod D$) برطرف کرد. حال روش پیشنهادی مقاله که در آن خطای ناشی از تغییر RNS بی اثر می شود را بیان می کنیم.

RNS 1	RNS 2
1- $P_1 = \prod_{i=1}^n P_i$	$P_2 = \prod_{i=1}^n P_i$
2- $x = ab$	$x = ab$
	3- $x = x \bmod P_1$
	4- $t = xD^{-1}$
5- t	$\Rightarrow t^*$
6- t	$u = t^*D$
7- t	$v = x - u$
8- t	$y = vP_1^{-1} + 2D$
9- y^*	$\Leftarrow y$

$$\begin{aligned} 10- \quad T &= \lfloor 4W_{\text{frac}} \rfloor \\ 11- \quad z^* &= y^* - TD \quad z = y - TD \end{aligned}$$

شکل ۶-۱: الگوریتم طرح چهارم

الگوریتم شکل (۶-۱) با دو عدد a, b شروع شده و حاصل

$$z = \frac{ab}{P_1} \bmod D$$

را محاسبه می کند. برای صحت کار با D محدودیتهای زیر اعمال شود:

$$\left\{ \begin{aligned} D + \Delta &< P_1 < D + \frac{D}{3} \text{ with } \Delta < \frac{D}{6} \\ 4D &\leq P_2 \leq (4 + \varepsilon_{\frac{P_2}{D}})D \text{ with } \varepsilon_{\frac{P_2}{D}} < \frac{1}{12} \\ a, b &< D + \Delta < D + \frac{D}{6} \end{aligned} \right.$$

این مفروضات محدودیت بنیادی در صورت بزرگ بودن D روی الگوریتم اعمال نمی کند.

۶-۳- بررسی صحت الگوریتم:

$$1) x = (ab)_{\text{RNS}1}$$

حاصلضرب ab را می توان با کمک P_2 و P_1 بیان کرد زیرا:

$$x = ab < D^2 + \frac{2D}{6} + \frac{D^2}{36} < P_1 P_2$$

$$2) t = (x \bmod P_1) D^{-1} \bmod P_1$$

بر اساس روش مونتگمری اولین قدم محاسبه $x \bmod P_1$ است. در سیستم $\text{RNS} 1$ این مسئله واضح است که $x \bmod P_1 = x$ زیرا $x < P_1$ می توان آنرا در $\text{RNS} 1$ نمایش داد.

ارقام متناظر در RNS2 نیز بسادگی محاسبه می شود. مباحث بالا بطور متناظر در مورد $t = (x \bmod P_1)D^{-1} \bmod P_1 < P_1$ صدق می کند.

3) RNS1 \rightarrow RNS 2

قدم بعدی یعنی ضرب در D منجر به نتیجه ای بزرگتر از P_1 می شود. در نتیجه در ابتدا عملیات تبدیل RNS ($RNS1 \rightarrow RNS2$) انجام می شود. همانطور که قبلاً گفتیم تقریبی از مقدار واقعی با مقدار ω_{int} بصورت زیر محاسبه می شود.

$$W_{int} = \left\lfloor \sum_{i=1}^n x_i \omega_i \right\rfloor$$

که $\omega_i = \omega_i - \delta_i$ و $\delta_i \ll 1$ نمایش خطای بین مقدار

تقریبی و واقعی $\omega = \frac{S_i^{-1}}{P_i}$ است.

تبدیل $RNS1 \rightarrow RNS2$ مقدار t^* نتیجه می دهد که :

$$t^* = \begin{cases} t & \text{if } \omega_{int}^* = \omega_{int} \\ t + P_1 & \text{if } \omega_{int}^* = \omega_{int} - 1 \end{cases}$$

(تقریب صحیح)

محدوده مقادیر t

$$t^* < \begin{cases} P_1 & \omega_{int}^* = \omega_{int} \\ P_1 + \Delta & \omega_{int}^* = \omega_{int} - 1 \end{cases}$$

حالت اول که مشکل ندارد. تقریب ω_{int} اگر x خیلی به صفر نزدیک باشد یا کمی از P_1 بزرگتر باشد دچار اشکال می شود.

$$4) u = ((x \bmod P_1)D^{-1} \bmod P_1)D$$

بر اساس روش مونتگمری قدم بعدی محاسبه $u = t^*D$ است.

$$5) y = (x - ((x \bmod P_1)D^{-1} \bmod P_1)D)P_1^{-1} + 2D$$

میدانیم $x-u=0 \pmod{P_1}$. پس بدون باقی مانده بر P_1 تقسیم می شود. تصحیح به اندازه $2D$ مورد نیاز است تا جلوی مقدار منفی برای y را بگیرد.

$$y = (x - u)P_1^{-1} + 2D$$

در نتیجه :

$$\frac{D}{2} < y < 3D + \frac{D}{3}$$

صحت حدود بالا بصورت زیر مشخص می شود.

$$0 \leq x < (D + \Delta)^2 < P_1^2$$

$$0 \leq t^* < P_1 + \Delta$$

$$-\underbrace{(D + \frac{D}{3})}_{>P_1} < x - \underbrace{t^*D}_{>\Delta} < P_1^2$$

$$-\frac{3}{2}D < (x - t^*D)P_1^{-1} < D + \frac{D}{3}$$

$$\frac{D}{2} < y < 3D + \frac{D}{3}$$

$$6) \text{RNS2} \rightarrow \text{RNS1}$$

با اینکه این حقیقت وجود دارد که ممکن است y در محدوده RNS1 نگنجد آنرا به RNS1 برده و تصحیح لازم که کاهش ضریب خاصی از D می باشد. در مرحله بعد انجام می شود.

$$y^* = \begin{cases} y & \text{صحیح} \\ y + TD & \text{نیازمند تصحیح} \end{cases}$$

برای تبدیل RNS ، ω^* محاسبه می شود که در مرحله بعد مورد نیاز است.

$$7) z = y - TD, z^* = y^* - TD$$

حال باید بررسی شود که آیا y در RNS1 قابل نمایش است یا خیر. بسیار محتمل است که $y \geq D + \Delta$

باشد ولی فقط مقادیر کمتر از $D + \Delta$ را می توان برای ضرب پیمانه ای بعدی بکار برد در نتیجه باید ضریب مناسبی، T ، از D را از y کم کرد.

$$z = y - TD < D + \Delta \quad \text{in RNS1}$$

$$z = y^* - TD < D + \Delta \quad \text{in RNS2}$$

$$8) T = \lfloor 4\omega_{\text{frac}} \rfloor$$

محتمل است که

$$\omega_{\text{frac}}^* > \omega_{\text{frac}} - \varepsilon_w$$

ε_w ماکزیمم مقدار خط است.

مقدار $\left(\frac{P_2}{D}\right)^*$ محاسبه شده نیز خطایی به اندازه

$\varepsilon_{\frac{P_2}{D}}$ دارد

$$\left(\frac{P_2}{D}\right)^* > \frac{P_2}{D} - \varepsilon_{\frac{P_2}{D}}$$

خطای T که مقدار آن با محاسبه $\left\lfloor \omega_{\text{frac}} \frac{P_2}{D} \right\rfloor$ بدست

می آید.

$$\varepsilon_T = \left(\omega_{\text{frac}} \frac{P_2}{D} \right) - \left(\omega_{\text{frac}}^* \left(\frac{P_2}{D} \right)^* \right)$$

$$< \varepsilon_w \frac{P_2}{D} + \omega_{\text{frac}} \varepsilon_{\frac{P_2}{D}} - \varepsilon_w \varepsilon_{\frac{P_2}{D}}$$

$$< 5\varepsilon_w + \varepsilon_{\frac{P_2}{D}}$$

مقدار ε_T برای مقادیری از $\omega_{\text{frac}} \frac{P_2}{D}$ که کمی

بزرگتر از یک عدد صحیح هستند مهم می شود و تقریب ممکن است منجر به مقدار غلط T شود. این

مسئله فقط برای y هایی که کمی از ضریب صحیحی
از D بزرگتر هستند اتفاق می افتد.
اگر

$$\varepsilon_T < \frac{\Delta}{D} < \frac{1}{6}$$

پس عدم اطمینان از مقدار T فقط برای y در
محدوده های زیر بدست می آید.

$$[kD, kD + \Delta] \text{ with } k \in \{1, 2, 3\}$$

مقدار غلط T در نتیجه منجر به z در محدوده
 $[D, D + \Delta]$ می شود ولی مقادیر در این محدوده می
توانند بکار روند.

یک توزیع مساوی از خطای کل ε_T درمیان اجزا
نتیجه می دهد:

$$\varepsilon_w < \frac{1}{60}, \quad \varepsilon_{\frac{p_2}{D}} < \frac{1}{12}$$

در نتیجه

$$\varepsilon_T < 5\varepsilon_w + \varepsilon_{\frac{p_2}{D}} < \frac{1}{6}$$

در نهایت $\frac{P_2}{D}$ کمی بزرگتر از 4 انتخاب می شود:

$$\frac{P_2}{D} = 4 + \varepsilon_{\frac{p_2}{D}}$$

و از $\left(\frac{P_2}{D}\right)^* = 4$ استفاده می شود.

۶-۴- روش تبدیل RNS

در این مقاله هم از همان روشی که در طرح
سوم استفاده می شود.

۶-۵- پیاده سازی سخت افزاری

اصول اصلی پیاده سازی طرح چهارم کاملاً مشابه با طرح سوم می باشد. در واقع در اینجا هم عملیاتها به دو دسته اصلی تبدیل RNS و عملیات مونتگمری قابل تقسیم هستند. و همچنین از تمام عناصر بکار رفته در طرح سوم (بجز RESCONVS که به صورت تنهها اصلاح شده و در شکل دیگر مورد استفاده قرار می گیرد) مورد استفاده قرار گرفته اند و یک عنصر مبتنی بر ROM به این مجموعه اضافه می شود. تفاوت اصلی این الگوریتم با الگوریتم سوم در انتهای آن است. در واقع جهت محاسبه ضریب خطای T از مقادیر بدست آمده از تبدیل RNS استفاده می شود که نتیجه را از RNS کم می به RNS اولیه منتقل می کند. در واقع فرض می شود که نتیجه نهایی را در همان RNS که شروع کردیم بیان کنیم. ولی اگر بخاطر داشته باشید در طرح سوم نتیجه نهایی در همان RNS کم می باقی ماند و توضیح داریم که این مسئله برای ما مشکل ایجاد نمی کند. پس برای مقایسه این دو طرح فرض را بر همان روش سوم قرار می دهیم. پس در واقع دیگر به تبدیل RNS دوم برای بازگشتن به RNS اولیه بطور کامل احتیاج نیست و فقط بخشی از آن که ما را دریافتن T یاری می کند مورد استفاده قرار گرفته.

یک نکته دیگر عدم استفاده این طرح از روش ابتکاری طرح سوم (تبدیل RNS اصلاح شده) است که


می تواند است به بود ب بخش سرعت عملیات با شد. همانگونه که گفتیم در اینجا از همان روش تبدیل RNS طرح سوم استفاده شده پس پیاده سازی هم دقیقاً مثل تبدیل RNS طرح سوم است. دو بخش دیگر یعنی تبدیل RNS ناقص (برای محاسبه T) و اصل طرح چهارم در زیر مورد بررسی قرار می گیرند.

۶-۵-۱- تبدیل ناقص RNS

در این بخش در واقع فقط یک عملیات ضرب داخلی باید صورت بگیرد یعنی عملیاتی بشکل

$$xerr = \sum_{i=1}^n x_{v_i} \cdot Cverr_i$$

پس در واقع به دو عنصر یکی ROM جهت ضرب در عدد ثابت Cverr و یک جمع کننده چند عملوندی احتیاج داریم. تعریف Cverr مشابه تعریف Cøerr در بخش ۵-۲-۱ می باشد.




شکل ۶-۲: برای برکی تبدیل

۶-۵-۲- پیاده سازی بخش اصلی طرح چهارم (الگوریتم مونتگمری):

حال پیاده سازی خود طرح چهارم را بررسی می کنیم. اصول کلی کار با نگاه به بلوک دیگران طرح که در شکل (۶-۲) آمده مشخص می شود. کل عملیات بسیار شبیه طرح سوم است با مقایسه آنها چند تفاوت مشاهده می شود که در زیر بیان می شود یکی وجود یک تبدیل استاندارد RNS برای تبدیل q_w به q_v می باشد. درواقع در اینجا از

شکل اصلی RNS استفاده شده و از RNS اصلاح شده استفاده نکردیم. ثانیاً در این طرح نیاز به یک ضرب جمع کننده پیمانه‌ای با اعداد ثابت داریم که آنرا نیز پیاده کرده ایم و در نهایت استفاده از تبدیل RNS ناقص برای محاسبه خطا و کم کردن آن از نتیجه نیز در بلوک دیاگرام دیده می‌شود.



۶-۶- محاسبه پیچیدگی تأخیر و مساحت طرح

چهارم

همانگونه که گفته شد در طرح چهارم از همان عناصر بکار رفته در طرح سوم استفاده شده و تنها دو عنصر تبدیل RNS ناقص و یک ضرب/جمع کننده پیمانه ای با اعداد ثابت اضافه شده. ضرب/جمع کننده پیمانه ای با اعداد ثابت با ROM پیاده شده و از همان فرمولها تبعیت می کند. پس در ادامه تأخیر و مساحت بخش تبدیل RNS ناقص را محاسبه کرده در ادامه خود طرح را مورد بررسی قرار می دهیم.

لازم به ذکر است که در تمام فرمولهای لگاریتم، پایه ۲ می باشد و همچنین پارامتر Size تعداد مانده ها می باشد و تعداد بیت ω_i یعنی $\lceil \log_2 v_i \rceil$ و $\lceil \log_2 \omega_i \rceil$ برابر n فرض شده است. در واقع فرض کردیم که تعداد بیت v_i و ω_i برابر باشد. البته احتمال تفاوت تعداد بیت وجود دارد ولی ما مجبور به این فرض برای ساده سازی هستیم.

۶-۶-۱- محاسبه تأخیر و مساحت تبدیل ناقص RNS

۱- تأخیر MULROM

عملیات MULROM ضرب در عدد ثابت توسط ROM است. تأخیر ROM در بخش ۵-۳-۱ بیان شده و با توجه به اینکه تعداد بیت های ورودی به این ROM حداکثر $\lceil \log \omega_i \rceil$ می باشد. پس خواهیم داشت:

$$MULROM_{\text{delay}} = 2 \lceil \log \omega_i \rceil = 2n$$

۲- تاخیر MOA

با توجه به رابطه تاخیر MOA در بخش ۵-۳-۲ نیازمند تعداد اعداد ورودی و حداکثر بیت هر عدد هستیم. تعداد اعداد ورودی size می باشد و حداکثر تعداد بیت با توجه به مرحله قبل $\lceil \log(v_i.Cverr_i) \rceil$ است پس می توان نوشت:

$$MOA_{delay} = \log(size) + \log(\lceil \log(v_i.Cverr_i) \rceil) \\ = \log(size) + \log(16 + n)$$

پس در کل تاخیر تبدیل ناقص RNS بصورت زیر است:

$$RESCOVS_{delay} = 2n + \log(size) + \log(16 + n)$$

- مساحت تبدیل ناقص RNS

(۱) مساحت MULROM

ورودی این واحد حداکثر مقدار v_i و خروجی آن $v_i.Cverr_i$ خواهد بود و به تعداد پیمانه ها از این واحد موجود است. پس مساحت بصورت زیر است:

$$size.(2^{\lceil \log(v_i) \rceil} \lceil \log(Cverr_i.v_i) \rceil) \\ = size.2^n.(16 + n)$$

۲- مساحت MOA

تعداد ورودی های این واحد، تعداد پیمانه ها و حداکثر مقدار آنها $Cverr_i.v_i$ می باشد. پس مساحت بصورت زیر است:

$$size.\lceil \log(Cverr_i.v_i) \rceil + \lceil \log(Cverr_i.v_i) \rceil + \log\lceil \log(Cverr_i.v_i) \rceil \\ = (16 + n).(size + \log(16 + n))$$

۶-۲-۶- محاسبه تأخیر و مساحت در طرح چهارم

حال با توجه به روابط بالا و روابط بدست آمده در طرح سوم تأخیر و مساحت طرح چهارم را محاسبه می کنیم. لازم به ذکر است که در روابط پایین size تعداد پیمانیه، RESCOVS تبدیل RNS استاندارد (با روابط طرح سوم) و RESCOVS تبدیل ناقص RNS که اخیراً بررسی شده می باشد.

- محاسبه تأخیر در طرح چهارم

اگر بلوک دیاگرام طرح چهارم را مورد بررسی قرار دهیم متوجه می شویم که در خروجی یک جمع کننده با دو ورودی داریم که ورودی پایین (rvt4) وابسته به ورودی بالا (rvt3) می باشد پس در نتیجه تأخیر rvt4 در این قسمت تعیین کننده است. از طرف دیگر در مسیر ایجاد rvt4 جمع کننده ای وجود دارد که دو ورودی دارد. یکی مسیر بالایی (rvt1_i) و دیگری مسیر بالایی (sv_i). ابتدا تأخیر هر یک از این دو مسیر را محاسبه می کنیم:

۱- تأخیر مسیر منتهی به rvt1_i :

الف- تأخیر $MUL(x_{\omega_i}, y_{\omega_i})$

حداکثر مقدار هر ورودی برابر ω_i است و با توجه به فرمول ضرب کننده در بخش ۵-۳-۲ داریم:

$$MUL_{\text{delay}} = 3 \lceil \log \lceil \log \omega_i \rceil \rceil = 3 \lceil \log n \rceil$$

ب- تاخیر $MOD(\omega_i)$

يك ROM با حداکثر ورودی ω_i^2 می باشد پس داریم:

$$MOD_{delay} = 2 \lceil \log \omega_i^2 \rceil = 4n$$

ج- تاخیر $MULMOD(mp\omega_i, \omega_i)$

يك ROM با حداکثر ورودی ω_i داریم. پس:

$$MULMOD_{delay} = 2 \lceil \log \omega_i \rceil = 2n$$

د- تاخیر تبدیل RNS استاندارد q_ω به q_v

همانطور که گفتیم در این طرح از همان روش تبدیل RNS استاندارد بکار رفته در طرح سوم استفاده شده و در نتیجه تاخیر این بخش همان $RESCOV_{delay}$ می باشد.

ه- تاخیر $MULROM(mv_i)$

در اینجا هم ROM با حداکثر ورودی v_i داریم. پس:

$$MULROM_{delay} = 2n$$

پس برای $rvtl_i$ داریم:

$$rvtl_{delay} = 3 \lceil \log n \rceil + 8n + RESCOV_{delay}$$

۲- تاخیر مسیر منتهای به sv_i

الف- تاخیر دو تبدیل RNS استاندارد x_ω به x_v

و y_ω به y_v

این دو تبدیل به طور موازی با هم اعمال می شود و با توجه به اینکه تعداد عملوندهای هر کدام size و حداکثر مقدار ورودی x_{ω_i} به y_{ω_i} ، ω_i می باشد تاخیر آن دو برابر است پس کافیست تاخیر یکی از آنها را در نظر بگیریم و

همانطور که قبلاً دیده ایم تاخیر يك تبدیل RNS استاندارد $RESCOV_{delay}$ می باشد.

ب- تاخیر $MUL(x_{v_i}, y_{v_i})$

حداکثر مقدار هر ورودی این ضرب کننده v_i می باشد و در نتیجه تاخیر آن:

$$MUL_{delay} = 3 \lceil \log \lceil \log v_i \rceil \rceil = 3 \lceil \log n \rceil$$

ج- تاخیر $MOD(v_i)$

در اینجا يك ROM با حداکثر مقدار ورودی v_i^2

داریم. پس:

$$MOD_{delay} = 2 \lceil \log v_i^2 \rceil = 4n$$

پس برای sv_i داریم:

$$sv_{i_{delay}} = 4n + 3 \lceil \log n \rceil + RESCOV_{delay}$$

با توجه به مقادیر بدست آمده کاملاً مشخص است که تاخیر $rvt1_i$ به اندازه $4n$ از sv_i بیشتر است. حال به محاسبه تاخیر $rvt4_i$ می پردازیم.

تاخیر $rvt4_i$

۱- تاخیر $ADD(rvt1_i, sv_i)$

برای محاسبه تاخیر این تفریق باید ببینیم هر کدام از ورودی های آن در بدترین حالت چه مقداری دارند. sv_i خروجی يك $MOD(v_i)$ می باشد و حداکثر مقدار آن v_i است ولی $rvt1_i$ خروجی يك $MULROM(mv_i)$ است که ورودی آن یعنی qv_i حداکثر می تواند مقدار v_i داشته باشد پس $rvt1_i$ حداکثر v_i^2 می باشد. پس $rvt1_i$ در تاخیر موثرتر است و با توجه به رابطه بخش ۵-۳-۲ برای جمع کننده می توان نوشت:

$$ADD_{delay} = 4 \log(\lceil \log v_i^2 \rceil) = 4 \log(2n)$$

۲- تأخیر $(2mv_i, mpv_i, v_i)$ ADD MOD CONST

این واحد که يك عملیات با ROM انجام می دهد عدد ورودی را در $2mv_i$ ضرب کرده با mpv_i جمع کرده و حاصل را در پیمانه v_i محاسبه می کند حداکثر مقدار ورودی این واحد (با توجه به توضیحات ADD بالا) v_i^2 می باشد پس در مورد تأخیر این واحد داریم:

$$ADD\ MOD\ CONST_{delay} = 2 \lceil \log v_i^2 \rceil = 4n$$

۳- تأخیر تبدیل ناقص RNS بر روی $rvt3_i$

همانطور که قبلاً بررسی شده تأخیر این واحد $RESCOVS_{delay}$ محاسبه شده در طرح چهارم می باشد.

۴- تأخیر (mv_i, v_i) MULMOD

يك عملیات با ROM با حداکثر ورودی $size.v_i.Cverr_i$ در واقع ورودی این واحد خروجی واحد تبدیل ناقص RNS می باشد که با توجه به شکل بلوکی تبدیل ناقص RNS خروجی این واحد، خروجی يك MOA است که این MOA به تعداد $size$ ورودی که هر کدام حداکثر مقدار $v_i.Cverr_i$ را دارد را با هم جمع می کند پس مقدار ورودی این واحد حداکثر $size.v_i.Cverr_i$ خواهد بود و تأخیر این واحد:

$$MULMOD_{delay} = 2 \lceil \log(size.v_i.Cverr_i) \rceil$$

و با توجه به مباحث گذشته در مورد $Cverr_i$ می توان نوشت:

$$MULMOD_{delay} = 2 \lceil \log(size.2^{(n+16)}) \rceil$$

و در مورد تأخیر $rvt4_i$ داریم:

$$rvt4_{i_{delay}} = 4 \log(2n) + 4n + 2 \lceil \log(size.2^{(n+16)}) \rceil + RESCOVS_{delay}$$

حال باید تاخیر مسیر مشترک نهایی که شامل
يك ADD و يك MOD می باشد حساب کنیم.

تاخیر مسیر مشترک:

۱- تاخیر $ADD(rvt3_i, rvt4_i)$

برای محاسبه تاخیر این ADD نیز باید ببینیم
هر کدام از دو ورودی حداکثر چه مقداری دارند.
 $rvt3_i$ خروجی $ADD \text{ MOD } CONST$ می باشد و در نتیجه
حداکثر مقدار v_i را دارد. $rvt4_i$ نیز خروجی يك
 $MULMOD$ است و در نتیجه آنهم حداکثر مقدار v_i
دارد پس حداکثر مقدار هر کدام از ورودی ها v_i
است. پس برای تاخیر این واحد داریم:

$$ADD_{\text{delay}} = 4 \log(\lceil \log v_i \rceil) = 4 \log n$$

۲- تاخیر $MOD(v_i)$

این واحد در ورودی خود خروجی ADD مرحله قبل
را می بیند که حداکثر می تواند مقدار v_i داشته
باشد. پس:

$$MOD(v_i)_{\text{delay}} = 2 \lceil \log v_i \rceil = 2n$$

پس تاخیر کل طرح چهارم برابر است با:

$$\begin{aligned} P4_{\text{delay}} &= rvt1_{i_{\text{delay}}} + rvt4_{i_{\text{delay}}} + 4 \log + 2n \\ &= RESCOV_{\text{elay}} + RESCOVS_{\text{delay}} + 3 \lceil \log n \rceil + 14n + 4 + 8 \log n \\ &\quad + 2 \lceil \log(\text{size}.2^{(n+16)}) \rceil \end{aligned}$$

- محاسبه مساحت طرح چهارم

۱- مساحت MUL ها

با توجه به رابطه بخش ۵-۳-۲ برای مساحت MUL
و اینکه ورودی هر کدام از واحدهای MUL به
ترتیب حداکثر v_i و ω_i خواهد بود و از هر کدام به

تعداد پیمانه ها داریم برای مساحت هر کدام به ترتیب مقادیر زیر بدست می آید:

$$a) \lceil \log \omega_i \rceil^2 \cdot \text{size} = n^2 \cdot \text{size}$$

$$b) \lceil \log v_i \rceil^2 \cdot \text{size} = n^2 \cdot \text{size}$$

۲- مساحت MOD بعد از هر MUL

این واحد با ROM پیاده شده. حداکثر ورودی و خروجی هر کدام به ترتیب ω_i, ω_i^2 و v_i, v_i^2 می باشد و از هر کدام به تعداد پیمانه ها داریم پس برای مساحت هر کدام به ترتیب مقادیر زیر بدست می آید:

$$a) 2^{\lceil \log \omega_i^2 \rceil} \lceil \log \omega_i \rceil \cdot \text{size} = 2^{2n} \cdot n \cdot \text{size}$$

$$b) 2^{\lceil \log v_i^2 \rceil} \lceil \log v_i \rceil \cdot \text{size} = 2^{2n} \cdot n \cdot \text{size}$$

۳- مساحت $MULMOD(mp\omega_i, \omega_i)$

این واحد نیز با ROM پیاده می شود و به تعداد پیمانه ها تکرار شده است. حداکثر مقدار ورودی و خروجی آن حداکثر ω_i می باشد. پس مساحت آن

$$2^{\lceil \log \omega_i \rceil} \lceil \log \omega_i \rceil \cdot \text{size} = 2^n \cdot n \cdot \text{size}$$

۴- مساحت مربوط به RESCOV

این واحد در ۳ جا تکرار شده و در نتیجه مساحت اشغال شده توسط آن

$$3 \cdot RESCOV_{Area}$$

لازم بذکر است که $RESCOV_{Area}$ برابر با مقدار بدست آمده برای تبدیل RNS استاندارد طرح سوم می باشد.

۵- مساحت $MULROM(mv_i)$

این واحد به تعداد پیمانه ها موجود است.
پیاده سازی آن با ROM صورت گرفته و در آن
حداکثر مقدار ورودی و خروجی v_i و v_i^2 می باشد
پس برای مساحت این قسمت داریم:

$$\text{size}.2^{\lceil \log v_i \rceil} \cdot (\lceil \log v_i^2 \rceil) = \text{size}.2^n \cdot 2n = \text{size}.2^{n+1} \cdot n$$

۶- مساحت ADD

همانطور که در هنگام محاسبه تاخیر این واحد
دیدیم حداکثر مقدار ورودی آن v_i^2 است پس در
مورد مساحت آن با توجه به تکرار شدن به تعداد
پیمانه ها داریم:

$$\text{size}.10 \lceil \log v_i^2 \rceil = \text{size}.10 \cdot 2n = \text{size}.20n$$

۷- مساحت ADD MOD CONST

با توجه به مباحث تاخیر این واحد می دانیم
که ورودی و خروجی آن حداکثر مقادیر v_i, v_i^2 را
دارد و به تعداد پیمانه ها از این واحد داریم
در نتیجه برای مساحت این بخش داریم:

$$\text{size}.2^{\lceil \log v_i^2 \rceil} \cdot (\lceil \log v_i \rceil) = \text{size}.2^{2n} \cdot n$$

۸- مساحت RESCOVS

مساحت این واحد یعنی $\text{RESCOVS}_{\text{Area}}$ در بخش
محاسبه مساحت تبدیل ناقص RNS صورت گرفته است.

۹- مساحت $\text{MULMOD}(mv_i, v_i)$

این واحد هم به تعداد size موجود است، با ROM
پیاده شده و ورودی و خروجی آن به ترتیب
حداکثر مقادیر $v_i, v_i \cdot \text{Cverr}_i$ و v_i را دارد و مساحت
آن بشکل زیر خواهد بود:

$$\text{size}.2^{\lceil \log(\text{size} \cdot v_i \cdot \text{Cverr}_i) \rceil} \cdot \lceil \log v_i \rceil = \text{size}.2^{\lceil \log(\text{size} \cdot 2^{n+16}) \rceil} \cdot n$$

۱۰- مساحت $\text{ADD}(\text{rvt3}_i, \text{rvt4}_i)$

همانطور که در قسمت محاسبه تاخیر دیدیم هر کدام از ورودی ها حداکثر مقدار v_i دارند پس با توجه به وجود size عدد از این بلوک برای مساحت داریم:

$$\text{size} \cdot 10 \cdot \lceil \log v_i \rceil = 10 \cdot n \cdot \text{size}$$

۱۱- مساحت $\text{MOD}(v_i)$ در خروجی نهایی این واحد هم به تعداد size در طرح تکرار شده و با توجه به اینکه توسط یک ROM پیاده شده و ورودی و خروجی آن حداکثر مقدار v_i را دارد. مساحت به شکل زیر خواهد بود:

$$\text{size} \cdot 2^{\lceil \log v_i \rceil} \cdot \lceil \log v_i \rceil = \text{size} \cdot 2^n \cdot n$$

و مساحت طرح چهارم برابر است با:

$$\begin{aligned} P4_{\text{Area}} = & 2n^2 \cdot \text{size} + 2^{2n+1} \cdot n \cdot \text{size} + 2^n \cdot \text{size} \cdot n + 3\text{RESCOV}_{\text{Area}} \\ & + \text{size} \cdot 2^{n+1} \cdot n + \text{size} \cdot 20n + \text{size} \cdot 2^{2n} \cdot n + \text{RESCOV}_{\text{Area}} \\ & + \text{size} \cdot 2^{\lceil \log(\text{size} \cdot 2^{n+6}) \rceil} \cdot n + 10 \cdot n \cdot \text{size} + \text{size} \cdot 2^n \cdot n \end{aligned}$$

جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

فصل چهارم

طرح دوم

۶-۵- پیاده سازی سخت افزاری

اصول اصلی پیاده سازی طرح چهارم کاملاً مشابه با طرح سوم می باشد. در واقع در اینجا هم عملیاتها به دو دسته اصلی تبدیل RNS و عملیات مونتگمری قابل تقسیم هستند. و همچنین از تمام عناصر بکار رفته در طرح سوم (بجز RESCONVS که به صورت تنهها اصلاح شده و در شکل دیگر مورد استفاده قرار می گیرد) مورد استفاده قرار گرفته اند و یک عنصر مبتنی بر ROM به این مجموعه اضافه می شود. تفاوت اصلی این الگوریتم با الگوریتم سوم در انتهای آن است. در واقع جهت محاسبه ضریب خطای T از مقادیر بدست آمده از تبدیل RNS استفاده می شود که نتیجه را از RNS کم می به RNS اولیه منتقل می کند. در واقع فرض می شود که نتیجه نهایی را در همان RNS که شروع کردیم بیان کنیم. ولی اگر بخاطر داشته باشید در طرح سوم نتیجه نهایی در همان RNS کم می باقی ماند و توضیح داریم که این مسئله برای ما مشکل ایجاد نمی کند. پس برای مقایسه این دو طرح فرض را بر همان روش سوم قرار می دهیم. پس در واقع دیگر به تبدیل RNS دوم برای بازگشتن به RNS اولیه بطور کامل احتیاج نیست و فقط بخشی از آن که ما را دریافتن T یاری می کند مورد استفاده قرار گرفته.

یک نکته دیگر عدم استفاده این طرح از روش ابتکاری طرح سوم (تبدیل RNS اصلاح شده) است که


می تواند است به بود ب بخش سرعت عملیات با شد. همانگونه که گفتیم در اینجا از همان روش تبدیل RNS طرح سوم استفاده شده پس پیاده سازی هم دقیقاً مثل تبدیل RNS طرح سوم است. دو بخش دیگر یعنی تبدیل RNS ناقص (برای محاسبه T) و اصل طرح چهارم در زیر مورد بررسی قرار می گیرند.

۶-۵-۱- تبدیل ناقص RNS

در این بخش در واقع فقط یک عملیات ضرب داخلی باید صورت بگیرد یعنی عملیاتی بشکل

$$xerr = \sum_{i=1}^n x_{v_i} \cdot Cverr_i$$

پس در واقع به دو عنصر یکی ROM جهت ضرب در عدد ثابت Cverr و یک جمع کننده چند عملوندی احتیاج داریم. تعریف Cverr مشابه تعریف Cøerr در بخش ۵-۲-۱ می باشد.




شکل ۶-۲: بلوک تبدیل

۶-۵-۲- پیاده سازی بخش اصلی طرح چهارم (الگوریتم مونتگمری):

حال پیاده سازی خود طرح چهارم را بررسی می کنیم. اصول کلی کار با نگاه به بلوک دیگران طرح که در شکل (۶-۲) آمده مشخص می شود. کل عملیات بسیار شبیه طرح سوم است با مقایسه آنها چند تفاوت مشاهده می شود که در زیر بیان می شود یکی وجود یک تبدیل استاندارد RNS برای تبدیل q_w به q_v می باشد. درواقع در اینجا از

شکل اصلی RNS استفاده شده و از RNS اصلاح شده استفاده نکردیم. ثانیاً در این طرح نیاز به یک ضرب جمع کننده پیمانه‌ای با اعداد ثابت داریم که آنرا نیز پیاده کرده ایم و در نهایت استفاده از تبدیل RNS ناقص برای محاسبه خطا و کم کردن آن از نتیجه نیز در بلوک دیاگرام دیده می‌شود.



۶-۶- محاسبه پیچیدگی تأخیر و مساحت طرح

چهارم

همانگونه که گفته شد در طرح چهارم از همان عناصر بکار رفته در طرح سوم استفاده شده و تنها دو عنصر تبدیل RNS ناقص و یک ضرب/جمع کننده پیمانه ای با اعداد ثابت اضافه شده. ضرب/جمع کننده پیمانه ای با اعداد ثابت با ROM پیاده شده و از همان فرمولها تبعیت می کند. پس در ادامه تأخیر و مساحت بخش تبدیل RNS ناقص را محاسبه کرده در ادامه خود طرح را مورد بررسی قرار می دهیم.

لازم به ذکر است که در تمام فرمولهای لگاریتم، پایه ۲ می باشد و همچنین پارامتر Size تعداد مانده ها می باشد و تعداد بیت ω_i یعنی $\lceil \log_2 v_i \rceil$ و $\lceil \log_2 \omega_i \rceil$ برابر n فرض شده است. در واقع فرض کردیم که تعداد بیت v_i و ω_i برابر باشد. البته احتمال تفاوت تعداد بیت وجود دارد ولی ما مجبور به این فرض برای ساده سازی هستیم.

۶-۶-۱- محاسبه تأخیر و مساحت تبدیل ناقص RNS

۱- تأخیر MULROM

عملیات MULROM ضرب در عدد ثابت توسط ROM است. تأخیر ROM در بخش ۵-۳-۱ بیان شده و با توجه به اینکه تعداد بیت های ورودی به این ROM حداکثر $\lceil \log \omega_i \rceil$ می باشد. پس خواهیم داشت:

$$MULROM_{\text{delay}} = 2 \lceil \log \omega_i \rceil = 2n$$

۲- تاخیر MOA

با توجه به رابطه تاخیر MOA در بخش ۵-۳-۲ نیازمند تعداد اعداد ورودی و حداکثر بیت هر عدد هستیم. تعداد اعداد ورودی size می باشد و حداکثر تعداد بیت با توجه به مرحله قبل $\lceil \log(v_i.Cverr_i) \rceil$ است پس می توان نوشت:

$$MOA_{delay} = \log(size) + \log(\lceil \log(v_i.Cverr_i) \rceil) \\ = \log(size) + \log(16 + n)$$

پس در کل تاخیر تبدیل ناقص RNS بصورت زیر است:

$$RESCOVS_{delay} = 2n + \log(size) + \log(16 + n)$$

- مساحت تبدیل ناقص RNS

(۱) مساحت MULROM

ورودی این واحد حداکثر مقدار v_i و خروجی آن $v_i.Cverr_i$ خواهد بود و به تعداد پیمانه ها از این واحد موجود است. پس مساحت بصورت زیر است:

$$size.(2^{\lceil \log(v_i) \rceil} \lceil \log(Cverr_i.v_i) \rceil) \\ = size.2^n.(16 + n)$$

۲- مساحت MOA

تعداد ورودی های این واحد، تعداد پیمانه ها و حداکثر مقدار آنها $Cverr_i.v_i$ می باشد. پس مساحت بصورت زیر است:

$$size.\lceil \log(Cverr_i.v_i) \rceil + \lceil \log(Cverr_i.v_i) \rceil + \log\lceil \log(Cverr_i.v_i) \rceil \\ = (16 + n).(size + \log(16 + n))$$

۶-۲-۶- محاسبه تأخیر و مساحت در طرح چهارم

حال با توجه به روابط بالا و روابط بدست آمده در طرح سوم تأخیر و مساحت طرح چهارم را محاسبه می کنیم. لازم به ذکر است که در روابط پایین size تعداد پیمانیه، RESCOVS تبدیل RNS استاندارد (با روابط طرح سوم) و RESCOVS تبدیل ناقص RNS که اخیراً بررسی شده می باشد.

- محاسبه تأخیر در طرح چهارم

اگر بلوک دیاگرام طرح چهارم را مورد بررسی قرار دهیم متوجه می شویم که در خروجی یک جمع کننده با دو ورودی داریم که ورودی پایین (rvt4) وابسته به ورودی بالا (rvt3) می باشد پس در نتیجه تأخیر rvt4 در این قسمت تعیین کننده است. از طرف دیگر در مسیر ایجاد rvt4 جمع کننده ای وجود دارد که دو ورودی دارد. یکی مسیر بالایی (rvt1_i) و دیگری مسیر بالایی (sv_i). ابتدا تأخیر هر یک از این دو مسیر را محاسبه می کنیم:

۱- تأخیر مسیر منتهی به rvt1_i :

الف- تأخیر $MUL(x_{\omega_i}, y_{\omega_i})$

حداکثر مقدار هر ورودی برابر ω_i است و با توجه به فرمول ضرب کننده در بخش ۵-۳-۲ داریم:

$$MUL_{\text{delay}} = 3 \lceil \log \lceil \log \omega_i \rceil \rceil = 3 \lceil \log n \rceil$$

ب- تاخیر $MOD(\omega_i)$

يك ROM با حداکثر ورودی ω_i^2 می باشد پس داریم:

$$MOD_{delay} = 2 \lceil \log \omega_i^2 \rceil = 4n$$

ج- تاخیر $MULMOD(mp\omega_i, \omega_i)$

يك ROM با حداکثر ورودی ω_i داریم. پس:

$$MULMOD_{delay} = 2 \lceil \log \omega_i \rceil = 2n$$

د- تاخیر تبدیل RNS استاندارد q_ω به q_v

همانطور که گفتیم در این طرح از همان روش تبدیل RNS استاندارد بکار رفته در طرح سوم استفاده شده و در نتیجه تاخیر این بخش همان $RESCOV_{delay}$ می باشد.

ه- تاخیر $MULROM(mv_i)$

در اینجا هم ROM با حداکثر ورودی v_i داریم. پس:

$$MULROM_{delay} = 2n$$

پس برای $rvtl_i$ داریم:

$$rvtl_{delay} = 3 \lceil \log n \rceil + 8n + RESCOV_{delay}$$

۲- تاخیر مسیر منتهای به sv_i

الف- تاخیر دو تبدیل RNS استاندارد x_ω به x_v

و y_ω به y_v

این دو تبدیل به طور موازی با هم اعمال می شود و با توجه به اینکه تعداد عملوندهای هر کدام size و حداکثر مقدار ورودی x_{ω_i} به y_{ω_i} ، ω_i می باشد تاخیر آن دو برابر است پس کافیست تاخیر یکی از آنها را در نظر بگیریم و

همانطور که قبلاً دیده ایم تاخیر يك تبدیل RNS استاندارد $RESCOV_{delay}$ می باشد.

ب- تاخیر $MUL(x_{v_i}, y_{v_i})$

حداکثر مقدار هر ورودی این ضرب کننده v_i می باشد و در نتیجه تاخیر آن:

$$MUL_{delay} = 3 \lceil \log \lceil \log v_i \rceil \rceil = 3 \lceil \log n \rceil$$

ج- تاخیر $MOD(v_i)$

در اینجا يك ROM با حداکثر مقدار ورودی v_i^2

داریم. پس:

$$MOD_{delay} = 2 \lceil \log v_i^2 \rceil = 4n$$

پس برای sv_i داریم:

$$sv_{i_{delay}} = 4n + 3 \lceil \log n \rceil + RESCOV_{delay}$$

با توجه به مقادیر بدست آمده کاملاً مشخص است که تاخیر $rvt1_i$ به اندازه $4n$ از sv_i بیشتر است. حال به محاسبه تاخیر $rvt4_i$ می پردازیم.

تاخیر $rvt4_i$

۱- تاخیر $ADD(rvt1_i, sv_i)$

برای محاسبه تاخیر این تفریق باید ببینیم هر کدام از ورودی های آن در بدترین حالت چه مقداری دارند. sv_i خروجی يك $MOD(v_i)$ می باشد و حداکثر مقدار آن v_i است ولی $rvt1_i$ خروجی يك $MULROM(mv_i)$ است که ورودی آن یعنی qv_i حداکثر می تواند مقدار v_i داشته باشد پس $rvt1_i$ حداکثر v_i^2 می باشد. پس $rvt1_i$ در تاخیر موثرتر است و با توجه به رابطه بخش ۵-۳-۲ برای جمع کننده می توان نوشت:

$$ADD_{delay} = 4 \log(\lceil \log v_i^2 \rceil) = 4 \log(2n)$$

۲- تأخیر $\text{ADD MOD CONST}(2mv_i, mpv_i, v_i)$

این واحد که يك عملیات با ROM انجام می دهد عدد ورودی را در $2mv_i$ ضرب کرده با mpv_i جمع کرده و حاصل را در پیمانه v_i محاسبه می کند حداکثر مقدار ورودی این واحد (با توجه به توضیحات ADD بالا) v_i^2 می باشد پس در مورد تأخیر این واحد داریم:

$$\text{ADD MOD CONST}_{\text{delay}} = 2 \lceil \log v_i^2 \rceil = 4n$$

۳- تأخیر تبدیل ناقص RNS بر روی rvt3_i

همانطور که قبلاً بررسی شده تأخیر این واحد $\text{RESCOVS}_{\text{delay}}$ محاسبه شده در طرح چهارم می باشد.

۴- تأخیر $\text{MULMOD}(mv_i, v_i)$

يك عملیات با ROM با حداکثر ورودی $\text{size}.v_i.C_{\text{verr}_i}$ در واقع ورودی این واحد خروجی واحد تبدیل ناقص RNS می باشد که با توجه به شکل بلوکی تبدیل ناقص RNS خروجی این واحد، خروجی يك MOA است که این MOA به تعداد size ورودی که هر کدام حداکثر مقدار $v_i.C_{\text{verr}_i}$ را دارد را با هم جمع می کند پس مقدار ورودی این واحد حداکثر $\text{size}.v_i.C_{\text{verr}_i}$ خواهد بود و تأخیر این واحد:

$$\text{MULMOD}_{\text{delay}} = 2 \lceil \log(\text{size}.v_i.C_{\text{verr}_i}) \rceil$$

و با توجه به مباحث گذشته در مورد C_{verr_i} می توان نوشت:

$$\text{MULMOD}_{\text{delay}} = 2 \lceil \log(\text{size}.2^{(n+16)}) \rceil$$

و در مورد تأخیر rvt4_i داریم:

$$\text{rvt4}_{i_{\text{delay}}} = 4 \log(2n) + 4n + 2 \lceil \log(\text{size}.2^{(n+16)}) \rceil + \text{RESCOVS}_{\text{delay}}$$

حال باید تاخیر مسیر مشترک نهایی که شامل
يك ADD و يك MOD می باشد حساب کنیم.

تاخیر مسیر مشترک:

۱- تاخیر $ADD(rvt3_i, rvt4_i)$

برای محاسبه تاخیر این ADD نیز باید ببینیم
هر کدام از دو ورودی حداکثر چه مقداری دارند.
 $rvt3_i$ خروجی $ADD \text{ MOD } CONST$ می باشد و در نتیجه
حداکثر مقدار v_i را دارد. $rvt4_i$ نیز خروجی يك
 $MULMOD$ است و در نتیجه آنهم حداکثر مقدار v_i
دارد پس حداکثر مقدار هر کدام از ورودی ها v_i
است. پس برای تاخیر این واحد داریم:

$$ADD_{\text{delay}} = 4 \log(\lceil \log v_i \rceil) = 4 \log n$$

۲- تاخیر $MOD(v_i)$

این واحد در ورودی خود خروجی ADD مرحله قبل
را می بیند که حداکثر می تواند مقدار v_i داشته
باشد. پس:

$$MOD(v_i)_{\text{delay}} = 2 \lceil \log v_i \rceil = 2n$$

پس تاخیر کل طرح چهارم برابر است با:

$$\begin{aligned} P4_{\text{delay}} &= rvt1_{i_{\text{delay}}} + rvt4_{i_{\text{delay}}} + 4 \log + 2n \\ &= RESCOV_{\text{elay}} + RESCOVS_{\text{delay}} + 3 \lceil \log n \rceil + 14n + 4 + 8 \log n \\ &\quad + 2 \lceil \log(\text{size}.2^{(n+16)}) \rceil \end{aligned}$$

- محاسبه مساحت طرح چهارم

۱- مساحت MUL ها

با توجه به رابطه بخش ۵-۳-۲ برای مساحت MUL
و اینکه ورودی هر کدام از واحدهای MUL به
ترتیب حداکثر v_i و ω_i خواهد بود و از هر کدام به

تعداد پیمانه ها داریم برای مساحت هر کدام به ترتیب مقادیر زیر بدست می آید:

$$a) \lceil \log \omega_i \rceil^2 \cdot \text{size} = n^2 \cdot \text{size}$$

$$b) \lceil \log v_i \rceil^2 \cdot \text{size} = n^2 \cdot \text{size}$$

۲- مساحت MOD بعد از هر MUL

این واحد با ROM پیاده شده. حداکثر ورودی و خروجی هر کدام به ترتیب ω_i, ω_i^2 و v_i, v_i^2 می باشد و از هر کدام به تعداد پیمانه ها داریم پس برای مساحت هر کدام به ترتیب مقادیر زیر بدست می آید:

$$a) 2^{\lceil \log \omega_i^2 \rceil} \lceil \log \omega_i \rceil \cdot \text{size} = 2^{2n} \cdot n \cdot \text{size}$$

$$b) 2^{\lceil \log v_i^2 \rceil} \lceil \log v_i \rceil \cdot \text{size} = 2^{2n} \cdot n \cdot \text{size}$$

۳- مساحت $MULMOD(mp\omega_i, \omega_i)$

این واحد نیز با ROM پیاده می شود و به تعداد پیمانه ها تکرار شده است. حداکثر مقدار ورودی و خروجی آن حداکثر ω_i می باشد. پس مساحت آن

$$2^{\lceil \log \omega_i \rceil} \lceil \log \omega_i \rceil \cdot \text{size} = 2^n \cdot n \cdot \text{size}$$

۴- مساحت مربوط به RESCOV

این واحد در ۳ جا تکرار شده و در نتیجه مساحت اشغال شده توسط آن

$$3 \cdot RESCOV_{Area}$$

لازم بذکر است که $RESCOV_{Area}$ برابر با مقدار بدست آمده برای تبدیل RNS استاندارد طرح سوم می باشد.

۵- مساحت $MULROM(mv_i)$

این واحد به تعداد پیمانه ها موجود است.
پیاده سازی آن با ROM صورت گرفته و در آن
حداکثر مقدار ورودی و خروجی v_i و v_i^2 می باشد
پس برای مساحت این قسمت داریم:

$$\text{size}.2^{\lceil \log v_i \rceil} \cdot (\lceil \log v_i^2 \rceil) = \text{size}.2^n \cdot 2n = \text{size}.2^{n+1} \cdot n$$

۶- مساحت ADD

همانطور که در هنگام محاسبه تاخیر این واحد
دیدیم حداکثر مقدار ورودی آن v_i^2 است پس در
مورد مساحت آن با توجه به تکرار شدن به تعداد
پیمانه ها داریم:

$$\text{size}.10 \lceil \log v_i^2 \rceil = \text{size}.10 \cdot 2n = \text{size}.20n$$

۷- مساحت ADD MOD CONST

با توجه به مباحث تاخیر این واحد می دانیم
که ورودی و خروجی آن حداکثر مقادیر v_i, v_i^2 را
دارد و به تعداد پیمانه ها از این واحد داریم
در نتیجه برای مساحت این بخش داریم:

$$\text{size}.2^{\lceil \log v_i^2 \rceil} \cdot (\lceil \log v_i \rceil) = \text{size}.2^{2n} \cdot n$$

۸- مساحت RESCOVS

مساحت این واحد یعنی $\text{RESCOVS}_{\text{Area}}$ در بخش
محاسبه مساحت تبدیل ناقص RNS صورت گرفته است.

۹- مساحت $\text{MULMOD}(mv_i, v_i)$

این واحد هم به تعداد size موجود است، با ROM
پیاده شده و ورودی و خروجی آن به ترتیب
حداکثر مقادیر $v_i, v_i \cdot \text{Cverr}_i$ و v_i را دارد و مساحت
آن بشکل زیر خواهد بود:

$$\text{size}.2^{\lceil \log(\text{size} \cdot v_i \cdot \text{Cverr}_i) \rceil} \cdot \lceil \log v_i \rceil = \text{size}.2^{\lceil \log(\text{size} \cdot 2^{n+16}) \rceil} \cdot n$$

۱۰- مساحت $\text{ADD}(\text{rvt3}_i, \text{rvt4}_i)$

همانطور که در قسمت محاسبه تاخیر دیدیم هر کدام از ورودی ها حداکثر مقدار v_i دارند پس با توجه به وجود size عدد از این بلوک برای مساحت داریم:

$$\text{size} \cdot 10 \cdot \lceil \log v_i \rceil = 10 \cdot n \cdot \text{size}$$

۱۱- مساحت $\text{MOD}(v_i)$ در خروجی نهایی

این واحد هم به تعداد size در طرح تکرار شده و با توجه به اینکه توسط یک ROM پیاده شده و ورودی و خروجی آن حداکثر مقدار v_i را دارد. مساحت به شکل زیر خواهد بود:

$$\text{size} \cdot 2^{\lceil \log v_i \rceil} \cdot \lceil \log v_i \rceil = \text{size} \cdot 2^n \cdot n$$

و مساحت طرح چهارم برابر است با:

$$\begin{aligned} P4_{\text{Area}} = & 2n^2 \cdot \text{size} + 2^{2n+1} \cdot n \cdot \text{size} + 2^n \cdot \text{size} \cdot n + 3\text{RESCOV}_{\text{Area}} \\ & + \text{size} \cdot 2^{n+1} \cdot n + \text{size} \cdot 20n + \text{size} \cdot 2^{2n} \cdot n + \text{RESCOV}_{\text{Area}} \\ & + \text{size} \cdot 2^{\lceil \log(\text{size} \cdot 2^{n+6}) \rceil} \cdot n + 10 \cdot n \cdot \text{size} + \text{size} \cdot 2^n \cdot n \end{aligned}$$


جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

فصل پنجم

طرح سوم

۶-۷- نتایج شبیه سازی در طرح چهارم

اعداد بکار رفته در آزمایش طرح چهارم همان اعداد طرح سوم هستند و در محدودهای طرح چهارم صدق می کنند. نتیجه حاصله همان (۱۷۲ و ۲۵۰) است که صحیح می باشد. حجم کل برحسب گیت ۱۱۶۹۵۴۹ و تأخیرها را در شکل (۶-۴) می بینید.



۷- مقایسه طرح ها و جمع بندی

۷-۱- مقایسه طرح ها

در این بخش سعی بر مقایسه چهار طرح خواهیم داشت. ابتدا نتایج بدست آمده برای هر طرح را بررسی می کنیم و سپس به مقایسه طرحها با هم از لحاظ کیفی و کمی خواهیم پرداخت.

با توجه به روابط تاخیر و پیچیدگی هر طرح متوجه می شویم که دو متغیر اصلی در هر کدام از این دو پارامتر تاثیر گذار هستند. یکی تعداد بیت هر پیمانه RNS و دیگری تعداد پیمانه ها. در این بخش سعی می کنیم که اثر این متغیر ها را در روابط پیچیدگی تاخیر و مساحت بررسی کنیم. همانطور که در فصول محاسبه تاخیر و مساحت هر طرح دیدیم برای امکان پذیر ساختن روابط تاخیر و پیچیدگی تعداد بیت های همه پیمانه های RNS را با هم یکسان گرفتیم. نکته دیگر رابطه تعداد بیت عملیات و اعداد ورودی با تعداد بیت پیمانه های RNS و تعداد پیمانه های RNS می باشد. اگر اعدادی که می خواهیم با هم ضرب پیمانه ای کنیم (و همینطور پیمانه عملیات) n بیتی باشد و تعداد پیمانه های RNS، size و تعداد بیت متوسط هر کدام t بیت باشد باید رابطه زیر برقرار باشد.

$$t = \left\lceil \frac{n}{\text{size}} \right\rceil$$

مثلاً اگر پیمانه عملیات ۶۴ بیتی باشد و بخواهیم ۸ پیمانه داشته باشیم. هر پیمانه

با ید بطور متوسط ۸ بیتی باشد. البته این رابطه در واقع یک مقدار متوسطی را نتیجه میدهد و باز هم نوعی ساده سازی برای امکان پذیر ساختن مقایسه است. مطالبی که رابطه بالا نشان می دهد، رابطه معکوس بین تعداد بیت هر پیمانه و تعداد پیمانه با بودن یک برای تعداد پیمانه های RNS و تعداد بیت هر کدام در نظر گرفت.

با ذکر یک مثال از پیمانه ۶۴ بیتی (که در تعریف پروژه به عنوان پیمانه مورد نظر ما بوده) مطالب بالا را روشن می سازیم. فرض کنید پیمانه عملیات بصورت عدد "1343400250110151885" باشد یک عدد ۶۴ بیتی است. این پیمانه را می توان در هر کدام از سیستم های RNS زیر بیان کرد.

$$RNS1 \rightarrow (3,13,17,19,23,29,31,37,41,43,47,53,59)$$

$$RNS2 \rightarrow (177,689,799,817,943,851,899)$$

$$RNS3 \rightarrow (109635747,679949,77043)$$

تعداد اعداد قابل نمایش در هر کدام از این سه سیستم عدد

$$27468005002203037701$$

است که با توجه به بزرگتر بودن پیمانه ها عملیات در پیمانه گفته شده را امکان پذیر می کند تعداد پیمانه هر کدام به ترتیب 4,7,13 و تعداد متوسط هر کدام 22,10,5 بیت می باشد که با رابطه (۷-۱) تطبیق دارد. همچنین رابطه معکوس بین تعداد پیمانه های RNS و تعداد بیت هر پیمانه RNS مشخص است. یعنی می توان با بالا

بردن تعداد پیمانه های RNS و کوچکتر کردن اندازه هر کدام سیستم مختلفی بدست آورد که انجام محاسبه در عملیات پیمانه ای n بیتی را ممکن ساخت.





حالا باید دید اثر هر کدام از این دو متغیر در طرحهای مختلف چگونه است. در ادامه برای هر طرح سه دسته نمودار ترسیم شده است. در دسته اول با فرض تعداد پیمانه ثابت (مقادیر ۳ و ۱۵ پیمانه به طور اختیاری در نظر گرفته شده)، تغییرات تاخیر و مساحت هر طرح براساس تغییر تعداد بیت هر پیمانه بررسی شده است. دست بعدی برای پیمانه RNS با تعداد بیت ثابت (که تعداد بیت 16,6 به طور اختیاری انتخاب شده) همان تغییرات را براساس تغییر تعداد پیمانه ها بررسی می کنیم. در دسته آخر استفاده از رابطه (۷-۱) برای یک پیمانه عملیاتی ۶۴ بیتی وضعیت تاخیر و حجم هر طرح بررسی شده است. در واقع هر بار تعداد پیمانه ها (و یا تعداد بیت هر پیمانه) متغیر می باشد و به طور متناظر تعداد بیت هر پیمانه (و یا تعداد پیمانه ها) با رابطه

(۷-۱) محاسبه می شود. در ادامه نمودارهای بیان شده در بالا را برای هر طرح و توضیحات مربوط به هر کدام را خواهید دید.



شکل (۷-۱) دسته اول و دوم نمودارها را برای تاخیر طرح اول نشان می دهد. از نمودارها چنین بر می آید که تعداد پیمانه ها در تاخیر

جهت خرید فایل word به سایت www.kandooocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید

تاثیر نداشت و آنچه در تاخیر طرح اول تاثیر گذار است فقط تعداد بیت هر پیمانه است که تاثیرگذاری آن تقریباً خطی است. این مساله با آنچه در مورد بیان RNS طرح اول در فصل سوم بیان شد مطابقت دارد. رابطه تاخیر طرح اول یعنی رابطه ۳-۵ مطلب بالا را تصدیق می کند.




طرح اول به نمایش در آمده است.




کاهش تاخیر طرح اول موثر است.

در شکل (۳-۷) دسته اول و دوم نمودارها برای مساحت طرح اول نشان داده شده است.




رسم تعداد بید هر پیمانه به سبب غیرخطی در مساحت طرح دوم تاثیر دارد ولی بالا رفتن تعداد پیمانه ها به صورت خطی در این مساحت تاثیرگذار است. این مساله نیز توسط رابطه ۳-۶ که بیان کننده مساحت طرح اول در حالت RNS است تصدیق می شود، در این رابطه m فقط به صورت یک ضریب در مساحت پایه طرح اول ضرب شده و در نتیجه تاثیری خطی خواهد داشت.

شکل (۷-۴) دسته دسته سوم نمودارها را برای مساحت طرح اول نشان داده و نتیجه حاصله با نتیجه بدست آمده از دسته سوم نمودارهای مساحت طرح اول یکسان است.









که اثر کاهش دهنده‌گی بالا بردن تعداد پیمانه ها و کم کردن تعداد بیت هر پیمانه به تدریج محدود می شود در واقع برای پیمانه عملیات ۶۴ بیت نمودارها نشان می دهند که بالا بردن تعداد پیمانه ها از عدد ۱۰ تاثیر چندانی در مساحت و تاخیر نخواهد گذاشت. این مساله بخصوص در مورد مساحت مشهودتر است.

حالا به سراغ طرح دوم می رویم. در شکل (۷-۵) دسته اول و دوم نمودارها برای تاخیر طرح دوم به نمایش درآمد است.





تاخیر وابستگی خاصی را به تعداد پیمانه ها نشان نمی دهد. در شکل (۷-۶) دسته سوم نمودارها برای تاخیر طرح دوم مشاهده می شود. در اینجا نیز می بینید که بالا بردن تعداد پیمانه ها و کاهش متناظر تعداد بیت هر کدام در کاهش تاخیر موثر است.







نمودارها برای مساحت طرح دوم را می بینید. در اینجا نیز توان نموداری شبیه طرح اول مشاهده کرد و در نتیجه تحلیل های انجام شده برای طرح اول در مورد این دسته نمودارها و همچنین نتایج حاصله، مشابه طرح اول است.


جهت خرید فایل word به سایت www.kandoocn.com مراجعه کنید
یا با شماره های ۰۹۳۶۶۰۲۷۴۱۷ و ۰۹۳۶۶۴۰۶۸۵۷ و ۰۶۶۴۱۲۶۰-۵۱۱ تماس حاصل نمایید



طرح سوم هدف بعدی بررسی ما خواهد بود. در شکل (۷-۹) دسته اول و دوم نمودارها را برای









مشاهده این نمودارهاست. نکته جالب دیگر، این مساله است که با پنج برابر شدن تعداد پیمانه ها، اندازه تاخیر، تغییر زیادی نمی کند؛ ولی سه برابر شدن (تقریبی) تعداد بیت هر پیمانه تقریباً به همین نسبت یعنی سه برابر تاخیر را افزایش می دهد. دسته سوم نمودار طرح سوم در مورد تاخیر در شکل (۷-۱۰) مشاهده می شود. در اینجا تاثیر کاهش تاخیر با کاهش تعداد بیت هر پیمانه و افزایش متناظر تعداد پیمانه ها برای يك پیمانه عملیات ثابت مشهود است.



ن





بیشتری دارد و بعد از آن کم کم بسیار کم اثر می شود.







شکل (۷-۱۱) نمایانگر دسته اول و دوم نمودارها برای مساحت طرح سوم می باشد. در اینجا نیز نتایجی مشابه نتایج نمودارهای متناظر برای تاخیر این طرح حاصل می شود.




آنچه در این نمودارها دیده می شود، نتایجی مشابه نتایج مربوط به تاخیر همین دسته نمودار طرح سوم را در بر دارد.

شکل (۷-۱۳)، (۷-۱۴)، (۷-۱۵) و (۷-۱۶) نشان دهنده نمودارهای مربوط به تاخیر و مساحت طرح چهارم می باشد که به علت تشابه نتایج شهودی با آنچه در مورد طرح سوم بیان شد از تکرار مطالب خودداری می شود.














کمی می باشد و در واقع بدون در نظر گرفتن موارد کاربرد نحوه عملکرد هر طرح انجام شده است. مباحث مربوط به تحلیل مسائل غیر کمی این چهار طرح در بخش بعدی یعنی جمع بندی مورد بررسی قرار می گیرد.

نمودار های (۷-۱۷)، (۷-۱۸)، (۷-۱۹) و (۷-۲۰) نشان دهنده دسته اول، دوم و سوم نمودارهای هر چهار طرح به طور همزمان می باشد.





همانطور که مشاهده می شود طرح چهارم، کندترین طرح، طرح سوم حجیم ترین طرح و طرح دوم سریعترین و کم حجم ترین طرح می باشند. همچنین دیده می شود که هر چهار طرح وابستگی زیادی به تعداد پیمانه ها ندارند و تغییرات اساسی در تاخیر و مساحت با بالا رفتن تعداد بیت هر پیمانه رخ می دهد. مطلب دیگری که از این نمودارها بر می آید این است که وابستگی طرح سوم و چهارم (شیب نمودار) به تغییرات بیت ها بیشتر از طرح اول و دوم می باشد. نکته دیگری که از شکل (۷-۱۸) و (۷-۲۰) بر می آید امکان کاهش تاخیر و حجم با بالا بردن تعداد پیمانه و کاهش متناظر تعداد بیت هر پیمانه می باشد و این مساله در طرح سوم و چهارم مشهودتر است. البته این اثرگذاری با افزایش تعداد پیمانه ها کم کم کاهش می یابد و مثلاً در مثال ما که پیمانه ۶۴ بیتی است، برای مقادیر بزرگ تر از هشت پیمانه، تاثیر افزایش پیمانه ها بر کاهش تاخیر و مساحت بسیار کم شده است.

۷-۲- جمع بندی

با بررسی نتایج پیاده سازی ها در می یابیم که طرحهای یک و دو برای مواردی مناسب هستند که هدف خود ضرب RNS باشد ولی طرحهای سه و چهار وقتی مناسب هستند که از ضرب RNS بعنوان هسته توان رسانی استفاده می شود. دلیل این امر وجود تبدیلات بین سیستم های RNS و نیز خطاهای قابل رفع در روش های RDM است.

مورد دیگر این است که در طرحهای سه و چهار پیمانه ضرب ربطی به سیستمهای عددی RNS ندارد و در واقع از RNS بعنوان کمک عملیات بهره می برد، ولی در طرحهای یک و دو اعداد در خود RNS ضرب می شوند. در اصل طرحهای یک و دو گونه ای از ضرب پیمانه ای هستند.

با توجه به کاربرد های بالا در مواردی که عملیات مورد نظر ما توسط طرح اول و دوم قابل پیاده سازی باشد بهتر است که از این دو طرح استفاده کرد. که از بین این دو طرح اول از لحاظ تاخیر و مساحت ارجحیت دارد؛ ولی در مواردی که کاربرد ما محدود به بکارگیری طرح سوم یا چهارم می شود باید دید که کدامیک از دو پارامتر تاخیر و مساحت برای ما مهم است و پس از آن به ترتیب طرح سوم یا چهارم برگزید.

۸- مراجع

- [1] D.E. knuth, the Art of Computer Programming Vol.2/Seminumerical Algorithms, Third Edition, 1998.
- [2] P.L. Montgomery, "Modular Multiplication without trival division", Mathematics of Computation, 44(170); 519-521, April 1985
- [3] A.A. Hiasat, "New Efficient Structure for a Modular Multiplier for RNS", IEEE Transaction on Computers, Vol 49,pp. 170-174 Feb 2000
- [4] A.A. Hiasat, "RNS Arithmetic Multiplier for Medium and Large Moduli", IEEE transaction on Circuit and systems-11: Analog and digital Signal processing," vol. 47, No.q, pp 931-940, sep 2000
- [5] D.Pearson, "A parallel implementation of RSA", Proceedings in the symposium on Computer, Arithmetic, pp 110, July 1996.
- [6] K.C posch, R Posch, "Residue Number system: a key to parallelism in public key cryptography." IEEE Transaction, Vol.32, no.2, pp:332-335, July 1992.
- [7] G.A. Jullien, "Implementation of Multiplication, Modulo a Prime Number, with Application to Theoritic Transforms," IEEE Transaction on Computers Vol.29,no.10,pp 899-905, oct 1980.
- [8] M.soderstand and Cvernia, "A High speed low-cost modulo P, Multiplier with RNS Arithmetic Application", Proc. IEEE, Vol 68, pp. 529-532, Apr. 1980
- [9] D.Radhakrishan and Y.Yuan, "Novel Approches to the design of VLSI RNS Multiplier", IEEE Transaction on Circuits and systems-II; Analog and digital signal processing. Vol 39 pp 52-57, Jan 1992.
- [10] M Dugdale, "Residue Multipliers Using Factor Decomposition," IEEE Transaction on Circuits and systems, II: Analog and Digital signal Processing, Vol 41, pp 623-627. Sept 1994.

- [11] A.S. Ramnarayan, "Practical Realization of mod p, p Prime Multipliers," Electronic Letters. Vol. 16, pp 466-467, June 1980
- [12] F.J. Taylor, "A VLSI Residue Arithmetic Multiplier." IEEE Trans. Computers, Vol 341, no.6, pp.540-546, June 1982.
- [13] A.A. Hiasat, "A memory-less mod $(2n+1)$ Residue Multiplier," Electronic Letters, Vol. 28, pp. 414-415, Jan 1991
- [14] C.D, walter, "Systolic Modular Multiplier," IEEE Trans computers, Vol. 42 no.3. pp. 375-378. Mar 1993
- [15] E.Di Claudio, F Piazza and G.Orlandi, "Fast Combinational RNS multiplier for DSP Applications, "IEEE Iran. Computers, Vol.44 no.5, pp. 624-633. May 1985.
- [16] 6.Alia, E.Martinelli, "A VLSI Modulo m multiplier," IEEE Trans on Circuits and system II Analog and Digital Signal Processing, vol 42, pp 725-729, Nov. 1995.
- [18] A wrzyszc, D Milford and E.Duglas, "A new Approach to Fixed-Coeffient inner product over finite Rings," IEEE Trans computer, Vol 47, no.7, pp 760-776, July 1998.
- [19] Si Piestrak "Design of residue generators and Multioperand modular adders using carry-save Adders, "IEEE Trans. Comput. Vol. 43 pp. 6877. Jan 1994.
- [20] M. Soderstrand, M. A. W. Jenkins, G. Jullien, and F. Taylor, Eds., Residue Number System Arithmetic: Modern Applications in Digital Signal Processing. Piscataway, NJ: IEEE Press, 1986.
- [21] N. Szabo and R. Tanaka, Residue Arithmetic and Its Applications to Computer Technology. New York: McGraw Hill, 1967.
- [22] A. S. Ramnarayan, "Practical realization of mod p, p prime multiplier" Electron. Lett., Vol. 16, pp. 466-467, June. 1980.

- [23] M. Soderstrand and C. Vernia, "A high-speed low-cost modulo P_i multiplier with RNS arithmetic application," Proc. IEEE, vol. 68, pp. 529-532, Apr. 1980.
- [24] G. A. Jullien, "Implementation of multiplication, modulo a prime number, with applications to theoretic transforms," IEEE Trans comput., Vol. C-29, pp. 899-905, Oct. 1980.
- [25] F. J. Taylor, "Large moduli multipliers for signal processing," IEEE Trans. Circuits Syst., Vol. CAS-28, pp. 731-436, July 1981.
- [26] F. J. Taylor, "A VLSI residue arithmetic multiplier," IEEE Trans Comput., Vol. C-31, pp. 540-546, June 1982.
- [27] F. J. Taylor and Huandg, "An autoscale residue multiplier," IEEE Trans. Comput., Vol. C-31, pp. 321-325, Apr. 1982.
- [28] A. Hiasat, "A memoryless mod $(2^n \pm 1)$ residue multiplier," Elecron. Lett., Vol. 28, pp. 414-415, Jan. 1991.
- [29] M. Dugdale, "Residue multipliers using factored decomposition," IEEE Trans. Circuits Syst. II, Vol, 41, pp. 623-627, Sept. 1994.
- [30] A. Haisat, "Semi- Custom VLSI design for RNS multipliers using combinational logic approach," in Proc. 3rd IEEE Int. Conf. Electronics. Circuits and Systems (ICECS'96), Vol. 2, Oct. 1996, pp. 935-938.
- [31] D. Radhakrishnan and Y. Yuan, "Novel approaches to the design of VLSI RNS multiplier," IEEE Trans. Circuits Syst. II, Vol. 39, pp. 52-57, Jan. 1992.
- [32] Markus A. Hitz and Erich Kaltofen. Integer division in residue number systems. IEEE Transactions on Computers, 44(8): 983-989, August 1995.
- [33] <http://www.iis.ee.ethz.ch/zimmi/publication/comp-arith-otes.ps.gz>
- [34] P. SINHA, "Fast Parallel Algorithms for Binary Multiplication and Their Implementation on Systolic Architectures," IEEE Transactions on Computers, Vol. 38, No.3, March 1989.

[35] K.C.Posch, R.Posch, "Modulo Reduction In Residue Number Systems," IEEE Transactions on Parallel and distributed systems, Vol.6, No. 5, May 1995.

[36] R. Rivest, A. Shamir, and L. Adleman, "A method for obtaining digital signatures and public-key cryptosystems," Commun. ACM, pp. 120-126, 1978.

[37] K. C. Posch and R. Posch, "Approaching encryption at ISDN speed using partial parallel modulus multiplication," Microprocessing and Microprogramming. Amsterdam, The Netherlands: North-Holand, 1990, Vol. 29, pp. 177-184.

ضمیمه

MOMA

جمع کننده پیمانه ای چند عملوندي (MOMA)

فرض کنید $X_K(x_{ka-1}, \dots, x_{(k-1)a}), X_1(x_{a-1}, \dots, x_1, x_0)$ عدد k به پیمانه A باشند. جمع کننده k عملوندي به پیمانه A مقدار زیر را محاسبه می کند:

$$[X]_A = \left[\sum_{i=0}^k x_i \right]_A$$

که هم ارز است با

$$[X]_A = \left[\sum_{j=0}^a \left(\sum_{i=0}^k x_{ia+j} \right) \cdot [2^j]_A \right]_A$$

روش پیشنهادی در ابتدا جمع زیر را انجام می

دهد:

$$\left[\sum_{j=0}^a \left(\sum_{i=0}^k x_{ia+j} \right) \cdot [2^j]_A \right]_{2^{P(A)}-1}$$


که در آن $P(A)$ بصورت زیر تعریف می شود:

$$P(A) = \min \{j \mid j > 0 \text{ and } [2^j]_A = 1\}$$

عملیات جمع بالا به کمک یک شبکه CSA با (End Around Carry) EAC انجام می گیرد و سپس محاسبه نهایی زیر با یک جدول انجام می گیرد.

$$\left[\left[\sum_{j=0}^a \left(\sum_{i=0}^k x_{ia+j} \right) \cdot [2^j]_A \right]_{2^{P(A)}-1} \right]_A$$

بلوک دیاگرام طرح فوق به شکل زیر می باشد.



شکل (۱-۳): بلوک دیاگرام MOMA

مساحت و تاخیر این MOMA به ترتیب به شرح

زیر است:

$$A = (k-1)a - m - 1 + 2^{m+1}$$

$$T = 2(k+a-2) + 2m$$

در روابط بالا k تعداد عملوندها، a تعداد بیت

هر عملوند و m بصورت زیر است.

$$m = \lceil \log k(A-1) \rceil$$